多碼率QC-LDPC譯碼器設(shè)計(jì)與實(shí)現(xiàn)

摘 要：低密度奇偶校驗(yàn)碼（LDPC）是目前最有效的差錯(cuò)控制手段之一，而其中準(zhǔn)循環(huán)LDPC 碼（QC-LDPC）應(yīng)用最為廣泛。提出了一種通用的多碼率QC-LDPC 譯碼器設(shè)計(jì)方法，并在FPGA 上完成了實(shí)現(xiàn)和測試。測試結(jié)果表明，該多碼率譯碼器在資源占用不超過2 種碼率譯碼器資源之和的前提下能夠有效支持至少3 種碼率；且工作時(shí)鐘在110 MHZ 時(shí)，固定迭代次數(shù)為16 次，該譯碼器的吞吐率能保持在110 Mb/s 以上。

　　0 引言

　　LDPC 碼最早于1962 年由Gallager提出，可以看成是一個(gè)具有稀疏校驗(yàn)矩陣的線性分組碼。自從Mackay 和Neal發(fā)現(xiàn)LDPC 碼的性能非常接近香農(nóng)限以后，LDPC 碼越來越受到人們的重視?；跍?zhǔn)循環(huán)LDPC（QC-LDPC）碼結(jié)構(gòu)特點(diǎn)，提出了一種支持多種碼率QC-LDPC 譯碼器的設(shè)計(jì)方法，并設(shè)計(jì)實(shí)現(xiàn)了一個(gè)能夠?qū)崟r(shí)自適應(yīng)支持三個(gè)不同H 陣的通用QC-LDPC 譯碼器。

　　1 QC-LDPC 碼簡介

　　QC-LDPC 碼的校驗(yàn)矩陣Hqc是由c × t 個(gè)循環(huán)置換矩陣組成的，其中c，t均為整數(shù)，且c t 。將QC-LDPC碼的校驗(yàn)矩陣中每一個(gè)置換矩陣替換為相應(yīng)的移位值，這樣得到了一個(gè)新的矩陣，稱為基本矩陣。基本矩陣與Η 陣是一一對(duì)應(yīng)的。QC-LDPC 規(guī)則的結(jié)構(gòu)使得其編譯碼在工程上易于實(shí)現(xiàn)，因此許多標(biāo)準(zhǔn)中的LDPC 碼都采用了QC-LDPC 碼。

　　2 譯碼算法簡介

　　這里設(shè)計(jì)的譯碼器主要采用基于軟判決的偏移值最小和算法。偏移值最小和算法是在和積算法和最小和算法的基礎(chǔ)上改進(jìn)而來，具有譯碼復(fù)雜度低，性能優(yōu)異等特點(diǎn)。為了能夠較好地描述該算法，先對(duì)一些符號(hào)進(jìn)行定義。

　　L（ci ）表示輸入譯碼器變量節(jié)點(diǎn)i 的原始軟信息， L（ rji） 表示由校驗(yàn)節(jié)點(diǎn)j 傳遞給變量節(jié)點(diǎn)i 的信息， L（q ij ）表示由變量節(jié)點(diǎn)i 傳遞給校驗(yàn)節(jié)點(diǎn)j 的信息。而αij ，βi ' j 的意義如式1 所示：

　　具體的算法步驟如下所示：

　　初始化碼字的原始概率信息。

　　第1 步，更新校驗(yàn)節(jié)點(diǎn)的概率信息（CNU，Check NodeUpdate）。

　　第2 步，更新信息節(jié)點(diǎn)的概率信息（VNU, Variable NodeUpdate）。

　　同時(shí)計(jì)算：

　　L Q 進(jìn)行硬判決，若（ ） 0 i L Q > ,判決為0 否則為1。計(jì)算cHT 是否為0，或者已經(jīng)達(dá)到設(shè)定的最大迭代次數(shù)，如果是轉(zhuǎn)第3 步，否則轉(zhuǎn)第1 步。

　　第3 步，輸出判決結(jié)果。

　　通過仿真，文中確定的譯碼器輸入定點(diǎn)化方案如下：量化位寬為6 bit，其中3 bit 表示整數(shù)位，2 bit 表示小數(shù)位。