AD9779A的寄存器配置及PLL頻帶優(yōu)化

隨著科學(xué)技術(shù)的發(fā)展，通信、測(cè)量等各個(gè)領(lǐng)域?qū)π盘?hào)源的要求越來(lái)越高，高速任意波形發(fā)生器成為市場(chǎng)的熱點(diǎn)。高速DAC作為任意波形發(fā)生器的關(guān)鍵部分，其性能對(duì)高速信號(hào)有著極大的影響。AD9779A是目前國(guó)內(nèi)能買(mǎi)到的性能較高的高速DAC芯片，內(nèi)部集成PLL倍頻電路、同步控制、增益控制等功能模塊，通過(guò)SPI接口和外部通信，可以設(shè)置優(yōu)化各種功能以達(dá)到最佳性能。

　　1 AD9779A簡(jiǎn)介

　　AD9779A是Analog Devices公司生產(chǎn)的雙通道16位高速寬動(dòng)態(tài)范圍數(shù)DAC，采樣率1Gsps，允許高至奈奎斯特頻率的多載波生成。0.18μm CMOS工藝制作，工作電壓1．8～3．3 V，采樣率1 Gsps時(shí)功耗1 W，具有高速、低功耗的特點(diǎn)。AD9779A還包含低噪聲高性能的PLL時(shí)鐘倍頻電路，可以減輕板級(jí)時(shí)鐘輸入的負(fù)擔(dān)。AD9779A可以應(yīng)用在無(wú)線基礎(chǔ)設(shè)施(WCDMA／CDMA2000／TD／GSM)、數(shù)字頻率合成、寬帶通信等領(lǐng)域。

　　2 AD9779A的SPI通信方式

　　2．1 AD9779A的SPI接口簡(jiǎn)介

　　SPI總線系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信，以交換信息。通過(guò)AD9779A的SPI接口可以配置內(nèi)部的寄存器，設(shè)置各種功能以達(dá)到設(shè)計(jì)要求。AD9779A的SPI接口支持單字節(jié)或多字節(jié)傳輸，包括高位優(yōu)先和低位優(yōu)先格式，由4根線組成，分別是：

　?、俅袝r(shí)鐘(SCLK)，作為數(shù)據(jù)輸入輸出的同步時(shí)鐘，最大時(shí)鐘速率40 MHz。輸入數(shù)據(jù)在時(shí)鐘的上升沿鎖存，下降沿?cái)?shù)據(jù)輸出。

　　②片選信號(hào)(CSB)，低電平開(kāi)始通信周期并保持到通信周期結(jié)束，高電平時(shí)SDO和SDIO為高阻態(tài)。

　?、鄞袛?shù)據(jù)輸入／輸出口(SDIO)，該引腳既可作為單向數(shù)據(jù)輸入口，也可作為雙向數(shù)據(jù)輸入輸出口，通過(guò)寄存器(0x00，bit7)控制，默認(rèn)為單向數(shù)據(jù)輸入。

　?、艽袛?shù)據(jù)輸出(SDO)，作為數(shù)據(jù)輸出口，SDIO配置為雙向端口時(shí)，SDO為高阻態(tài)。

　　內(nèi)部配置的任何改變會(huì)在最后一位寫(xiě)入后立刻生效，因此，當(dāng)有多個(gè)字節(jié)寫(xiě)入到寄存器中時(shí)可以在一個(gè)通信周期中改變配置。同時(shí)，為了預(yù)防意外情況，改變寄存器配置時(shí)推薦使用單字節(jié)傳輸。

　　2．2 SPI接口操作

　　AD9779A的一個(gè)通信周期包括兩個(gè)階段。

　　第一階段是指令周期(向設(shè)備寫(xiě)指令)與前8個(gè)SCLK的上升沿一致。指令字節(jié)規(guī)定串口控制器數(shù)據(jù)周期，也就是通信周期第二階段的數(shù)據(jù)傳輸是讀還是寫(xiě)，數(shù)據(jù)傳輸?shù)淖止?jié)數(shù)和第一個(gè)寄存器的地址。每個(gè)通信周期的前8個(gè)SCLK上升沿用來(lái)向設(shè)備寫(xiě)指令字節(jié)。

　　剩余的SCLK是通信周期的第二階段。第二階段是設(shè)備與MCU實(shí)際的數(shù)據(jù)傳輸階段。每次可以傳輸1～4個(gè)字節(jié)，傳輸?shù)淖止?jié)數(shù)由指令周期決定。寄存器在每個(gè)字節(jié)的最后一位寫(xiě)入后立刻改變。

　　SPI指令如表1所列。

表1 SPI指令

　　，決定是讀操作還是寫(xiě)操作。邏輯1讀操作。邏輯0寫(xiě)操作。

　　N1和N0決定數(shù)據(jù)傳輸周期中傳輸?shù)淖止?jié)數(shù)。N1、N0表示的字節(jié)數(shù)如表2所列。

表2 N1、N0表示的字節(jié)數(shù)

　　A4～A0確定在數(shù)據(jù)傳輸時(shí)哪個(gè)寄存器可以被訪問(wèn)。在多字節(jié)傳輸時(shí)，這個(gè)地址是起始字節(jié)地址，其余寄存器地址由器件自動(dòng)產(chǎn)生。最高位優(yōu)先的寄存器配置時(shí)序如圖1所示。

圖1 最高位優(yōu)先的寄存器配置時(shí)序如圖