使用CD4027的JK Flip Flop

CD4027 是一種 JK 觸發(fā)器，一般用于數(shù)據(jù)存儲。集成電路中包含兩個相似或相等的 JK 觸發(fā)器。集成電路中的每對 JK 觸發(fā)器都有 J、K、設置、復位和時鐘引腳，以及兩個互補的輸出端。JK 觸發(fā)器可用于語音寄存器、計數(shù)器等應用，也可用作控制電路。

使用 CD4027 的 JK 觸發(fā)器電路圖：

電路元件：

集成電路

CD4027

電阻器

R1(1K)

R2（470E）

R3（10K）

C1（2.2uf）

S1

發(fā)光二極管

D1（1N4148）

使用 CD4027 的 JK 觸發(fā)器電路說明：

CD4027 是一個 JK 觸發(fā)器，主從模式，用于切換模式。集成電路通過從一個或多個輸入端提供控制輸入來改變信號，并在一個或多個輸出端獲得輸出。輸出值不僅取決于當前的輸入狀態(tài)，還取決于當前的狀態(tài)（也取決于先前的狀態(tài)）。計算機內(nèi)部的存儲電路主要使用觸發(fā)器。

JK 觸發(fā)器有四個輸入引腳，分別為 J 和 K，以及設置引腳和復位引腳，輸出引腳為 Q 和 Qˉ。Q 和 Qˉ 的值是相反的，即 Q 的值越高，Qˉ 的值就越低，兩個終端的輸出取決于輸入的配置方式。

CD4027 中的 IC 引腳配置

輸入端 J 和 K 的邏輯電平以及內(nèi)部控制用于控制觸發(fā)器的階段。在每個正向循環(huán)中，狀態(tài)都會發(fā)生變化。其中的設置和復位引腳不依賴于時鐘脈沖，當任何一個輸入終端發(fā)出高電平信號時，設置和復位引腳就會啟動。

所述電路在開關脈沖的最前沿觸發(fā)，即開關按下一次，其輸出就改變一次。如電路所示，輸入端 J 和 K 都設置為高電平，這意味著每次正負轉(zhuǎn)換時，時鐘脈沖都在高電平和低電平之間波動。觸發(fā)器的這種狀態(tài)稱為禁止狀態(tài)，借助下面的真值表可以驗證這些條件。

使用 CD4027 的 JK 觸發(fā)器的工作原理

一旦按下開關，集成電路的輸入端將獲得一個小的時鐘脈沖，其結(jié)果是引腳 1 輸出變?yōu)楦唠娖?。直到接收到第二個脈沖，輸出仍為高電平。與輸出端相連的負載或指示燈啟動。當?shù)诙€時鐘脈沖到達引腳 3 時，集成電路輸出變?yōu)榈碗娖?，LED 或與其相連的負載變?yōu)殛P閉。

該電路在按下開關時工作，但如果要斷開電路，只需交換開關和電阻的位置即可。