Cadence為復(fù)雜SoC設(shè)計(jì)縮短時(shí)序收斂時(shí)程

　　在加速?gòu)?fù)雜IC開發(fā)更容易的當(dāng)下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時(shí)序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時(shí)序分析與收斂工具，精心設(shè)計(jì)讓系統(tǒng)晶片(System-on-Chip，SoC)開發(fā)人員能夠加速時(shí)序收斂，讓晶片設(shè)計(jì)更快速地投入制造流程。Tempus 時(shí)序Signoff解決方案意謂全新的時(shí)序signoff工具作法，讓客戶能夠縮短時(shí)序signoff收斂與分析，實(shí)現(xiàn)更快速的試產(chǎn)，同時(shí)創(chuàng)造良率更高、面積更小而且功耗更低的設(shè)計(jì)。

　　「在Cadence益華電腦，我們的使命是幫助客戶建立絕佳、勝利的產(chǎn)品?！?a class="contentlabel" href="http://2s4d.com/news/listbylabel/label/Cadence">Cadence益華電腦總裁兼執(zhí)行長(zhǎng)陳立武表示：「在當(dāng)今復(fù)雜SoC上達(dá)成設(shè)計(jì)收斂還要滿足上市時(shí)間要求，堪稱為一項(xiàng)艱鉅的挑戰(zhàn)。我們開發(fā)了Tempus時(shí)序signoff分析，與客戶和生態(tài)系夥伴們并肩合作，克服這個(gè)挑戰(zhàn)?！?/p>

　　Tempus導(dǎo)入的全新功能包括：市場(chǎng)上第一個(gè)大量普及的平行時(shí)序引擎，能夠延展以利用多達(dá)數(shù)百顆CPUs;平行架構(gòu)讓Tempus能夠分析具備數(shù)百萬處理程序的設(shè)計(jì)，絕不犧牲精確度;全新的路徑式分析引擎，駕馭多重核心處理能力而提高良率。Tempus具備效能優(yōu)勢(shì)，能夠比其他解決方案更廣泛地運(yùn)用路徑式分析;多重模式、多重角落(MMMC)分析與具備實(shí)體意識(shí)的時(shí)序收斂，巧妙地運(yùn)用多重執(zhí)行緒與分散式時(shí)序分析。

　　Tempus先進(jìn)功能可處理包含數(shù)百萬單元處理程序的設(shè)計(jì)，不會(huì)犧牲準(zhǔn)確度。打從一開始便與客戶密切合作，證明了在以傳統(tǒng)流程需要耗費(fèi)好幾個(gè)星期的設(shè)計(jì)上，Tempus號(hào)稱可在幾天的時(shí)間內(nèi)達(dá)成時(shí)序收斂。

　　「現(xiàn)在，時(shí)序收斂與signoff所花的時(shí)間將近整個(gè)設(shè)計(jì)實(shí)現(xiàn)流程的40%。傳統(tǒng)signoff流程無法滿足復(fù)雜設(shè)計(jì)時(shí)序收斂日益緊迫的要求。」Cadence益華電腦研發(fā)副總裁Anirudh Devgan表示：「Tempus代表時(shí)序 signoff 工具創(chuàng)新與效能的一大進(jìn)步，駕馭多重處理、嶄新建模技術(shù)與ECO功能，比傳統(tǒng)流程更快速地達(dá)成signoff?！?/p>

　　「我們非常樂見Cadence推出靜態(tài)時(shí)序分析(STA)領(lǐng)域的新功能。」德州儀器(Texas Instruments)處理器開發(fā)協(xié)理Sanjive Agarwala表示：「隨著我們轉(zhuǎn)移到更先進(jìn)的制程，時(shí)序收斂會(huì)變得更困難。很高興看到Cadence勇于承擔(dān)這項(xiàng)挑戰(zhàn)，提供精心設(shè)計(jì)的全新技術(shù)，克服棘手的設(shè)計(jì)收斂問題?！?/p>

　　Tempus預(yù)計(jì)將于2013年第三季開始供貨。