Finfet+平面型架構(gòu)混合體：傳Intel近期將公布22nm節(jié)點制程工藝細(xì)節(jié)

　　據(jù)消息來源透露，Intel公司近期可能會公開其22nm制程工藝的部分技術(shù)細(xì)節(jié)，據(jù)稱Intel的22nm制程工藝的SRAM部分將采用FinFET垂 直型晶體管結(jié)構(gòu)，而邏輯電路部分則仍采用傳統(tǒng)的平面型晶體管結(jié)構(gòu)。消息來源還稱Intel“很快就會”對外公開展示一款基于這種22nm制程的處理器實 物。不過記者詢問Intel發(fā)言人后得到的答復(fù)則是:"我們不會對流言或猜測進(jìn)行評論。"

　　盡管早在2009年Intel高管Mark Bohr便曾公開過其22nm制程SRAM的部分細(xì)節(jié)和實物，不過按Intel發(fā)言人的話說：“我們目前為止一直對22nm制程技術(shù)的技術(shù)細(xì)節(jié)守口如瓶。”過去幾個月以來，外界普遍猜測Intel近期會公布其22nm制程的有關(guān)技術(shù)細(xì)節(jié)和產(chǎn)品實物，而且Intel的發(fā)言人也沒有否認(rèn)這種說法。

　　據(jù)消息來源稱，Intel這種Finfet/平面型晶體管結(jié)構(gòu)混合的方法可令SRAM部分的晶體管密度更高，且更易于對Vmin值進(jìn)行控制，與此同時，相對較復(fù)雜的邏輯電路部分采用平面型晶體管結(jié)構(gòu)則可降低工藝的復(fù)雜性。多年來，出于商業(yè)宣傳的目的，Intel一直將自己所使用的垂直型晶體管技術(shù)稱為“三柵( TriGate)架構(gòu)”，不過三柵晶體管與Finfet并不存在本質(zhì)的區(qū)別，均是通過采用溝道被多個柵極圍繞的設(shè)計來增強(qiáng)對溝道的控制。

　　假如這則消息屬實的話，那么5年之后Intel在制程技術(shù)方面無疑又站到了業(yè)界的最前列。5年前的2007年1月份，Intel宣布在45nm制程產(chǎn)品中集成HKMG工藝，并同時推出了基于這種技術(shù)的多款處理器樣品。

　　去年舉辦的IEDM大會上，Intel沒有發(fā)表任何有關(guān)的重要文件，此舉引發(fā)外界的廣泛猜疑，許多人均認(rèn)為此舉表明Intel很快就會推出自己的三柵技術(shù)。

　　假如消息為真，那么Intel在應(yīng)用Finfet垂直型晶體管技術(shù)方面顯然又一次領(lǐng)先了對手，此舉無疑將對其它芯片制造公司制造一定的壓力，有可能會促成這些公司對自己的20nm/14nm技術(shù)發(fā)展路線圖進(jìn)行一些修改。預(yù)計一些公司未來將使用Finfet技術(shù)，比如臺積電便是Finfet工藝的倡導(dǎo)者之一。而另外一些公司如意法半導(dǎo)體等則明確表示將在14nm制程節(jié)點啟用平面型的全耗盡型SOI技術(shù)(FDSOI)

　　去年6月份，臺積電高級副總裁蔣尚義宣布公司將于14nm制程節(jié)點轉(zhuǎn)向使用Finfet技術(shù)，并對有關(guān)的設(shè)計工具，技術(shù)體系等進(jìn)行重新設(shè)計。有消息來源表示臺積電若想如期在14nm制程轉(zhuǎn)向Finfet技術(shù)，需要作為其客戶的芯片設(shè)計廠商從現(xiàn)在起就開始變更芯片設(shè)計方法，這樣屆時其產(chǎn)品才能用上14nm制程的Finfet技術(shù)來制作。因此這位消息來源認(rèn)為臺積電在14nm制程應(yīng)用的初期會首先推出一款基于平面型體硅制程的工藝，然后才推出基于Finfet技術(shù)的高性能制程。

　　IBM方面則表現(xiàn)得有點“腳踩兩只船”，他們在往屆大會上發(fā)布的文章既有涉及Finfet，也有涉及FDSOI工藝。而GlobalFoundries則在其舉辦的2010年的一項會展儀式上明確表示22/20nm制程節(jié)點會繼續(xù)使用平面型晶體管技術(shù)，不過HKMG制造工藝方面則會從現(xiàn)用的Gate-first改為Gate-last，他們還將繼續(xù)同時提供基于體硅和SOI兩種制程的產(chǎn)品。不過GlobalFoundries目前為止并未透露其14nm制程節(jié)點的有關(guān)動向。

　　2009年，Intel曾展示了基于22nm制程的SRAM試制產(chǎn)品，當(dāng)時他們宣稱其22nmSRAM包含有3.64億個記憶單元，并稱其SRAM單元晶體管采用了兩種不同的尺寸設(shè)計，一種為0.108x0.108平方微米結(jié)構(gòu)，另外一種則為0.092x0.092平方微米結(jié)構(gòu)，前面一種結(jié)構(gòu)的單元晶體管據(jù)稱專為低電壓條件下的操作優(yōu)化，而后面一種結(jié)構(gòu)的晶體管則專為提高晶體管密度而優(yōu)化，Intel并稱這塊試制芯片內(nèi)含29億個晶體管。