多路同步串口的FPGA傳輸實現(xiàn)

　　引言

　　隨著集成電路技術(shù)的發(fā)展，FPGA和DSP以及ARM以其體積小、速度快、功耗低、設計靈活、利于系統(tǒng)集成、擴展升級等優(yōu)點，被廣泛地應用于高速數(shù)字信號傳輸及數(shù)據(jù)處理，以DSP+FPGA+ARM的架構(gòu)組成滿足實時性要求的高速數(shù)字處理系統(tǒng)已成為一種趨勢，本文主要研究FPGA在高速多路數(shù)據(jù)傳輸中的應用。

　　系統(tǒng)結(jié)構(gòu)

　　在DSP多路串行數(shù)據(jù)同時向ARM發(fā)送的系統(tǒng)中，因為數(shù)據(jù)通道有并行要求，應用FPGA硬件并行的特點，由FPGA并行接收多路數(shù)據(jù)，經(jīng)過緩沖后再發(fā)送至ARM進行數(shù)據(jù)的高級處理的方案，系統(tǒng)結(jié)構(gòu)圖如圖1所示。

　　如圖1所示，DSP傳輸8路串行數(shù)據(jù)，每路數(shù)據(jù)速度為60kB/s，時鐘頻率為60MHz。即每秒60×32=1920kbps，由此可得FPGA向ARM發(fā)送數(shù)據(jù)帶寬為60×8×32=15.360Mbit/s。根據(jù)系統(tǒng)的這一要求，F(xiàn)PGA選用Altera 公司Cyclone2 ep2c5q208c8，此型號的FPGA擁有4608個邏輯單元，142個用戶引腳， 119808bit的內(nèi)嵌RAM，以及2個內(nèi)嵌PLL鎖相環(huán)，資源豐富。

　　FPGA處理模塊實現(xiàn)

　　DSP的串口傳輸方式為同步串口，每組DSP串口有4個端口，分別為:clk，frame， data_a，data_b。數(shù)據(jù)端口有兩個，本例中只使能data_a，以下統(tǒng)一稱為data。