新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 多路同步串口的FPGA傳輸實(shí)現(xiàn)

多路同步串口的FPGA傳輸實(shí)現(xiàn)

作者:詹必勝 吳斌方 楊光友 湖北工業(yè)大學(xué) 時(shí)間:2010-03-02 來(lái)源:電子產(chǎn)品世界 收藏

本文引用地址:http://2s4d.com/article/106466.htm

  信號(hào)抗干擾處理

  在和ARM之間的通訊中利用差分信號(hào)傳輸用于消除信號(hào)的干擾。差分對(duì)是指兩條線路總是傳送相反的邏輯電平,差分對(duì)信號(hào)對(duì)外界干擾源產(chǎn)生的噪聲不敏感,例如電路板的干擾噪聲等。


上一頁(yè) 1 2 3 4 下一頁(yè)

關(guān)鍵詞: 多路同步串口 FPGA DSP

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉