xilinx fpga 文章最新資訊

一種基于FPGA的可編程電壓源系統(tǒng)設(shè)計(jì)

0引言可編程電源指某些功能或參數(shù)可以通過計(jì)算機(jī)軟件編程進(jìn)行控制的電源?？删幊屉娫吹膶?shí)現(xiàn)方法...
關(guān)鍵字： FPGA 可編程電壓源設(shè)計(jì) Cyclone

Altera量產(chǎn)發(fā)售低成本低功耗Cyclone IV FPGA

　　Altera公司今天宣布，開始批量發(fā)售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計(jì)用于無線、固網(wǎng)、廣播、工業(yè)和消費(fèi)類市場等低成本、小型封裝應(yīng)用。與前一代Cyclone產(chǎn)品相比，這些器件前所未有的同時實(shí)現(xiàn)了低成本和高性能，功耗降低25%，滿足了大批量低成本串行協(xié)議解決方案的需求。　　Altera器件市場資深總監(jiān)Luanne Schirrmeister評論說：“我們比競爭產(chǎn)品
關(guān)鍵字： Altera FPGA Cyclone 開發(fā)套件

基于FPGA的TDI-CCD時序電路設(shè)計(jì)

摘要：介紹TDI-CCD的特點(diǎn)、工作原理，根據(jù)項(xiàng)目所使用的TDI-CCD的使用要求，設(shè)計(jì)一種基于Altera公司的現(xiàn)場可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動時序電路，驅(qū)動時序使用VHDL語言編寫，在QuartusⅡ平臺上進(jìn)行時序
關(guān)鍵字： TDI-CCD FPGA 時序電路設(shè)計(jì)

基于FPGA快速A 律壓縮編碼的設(shè)計(jì)與實(shí)現(xiàn)

摘要:本文針對A律13折線法的算法特點(diǎn)，提出一種并行數(shù)據(jù)處理算法，實(shí)現(xiàn)了編碼的流水線操作。運(yùn)用VHDL語言將其在FPGA中實(shí)現(xiàn)，借助quartus II6.0平臺進(jìn)行驗(yàn)證，并對驗(yàn)證結(jié)果進(jìn)行分析，評估了系統(tǒng)的性能，證實(shí)了該算法的
關(guān)鍵字： FPGA 壓縮編碼

基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：基于常用的MEMS慣性器件微型加速度計(jì)，介紹一種采用ARM和FPGA架構(gòu)來采集加速度數(shù)值的設(shè)計(jì)方案，微加速度計(jì)的模擬輸出信號經(jīng)A／D芯片轉(zhuǎn)換后由FPGA進(jìn)行處理和緩存，然后ARM接收FPGA的輸出數(shù)據(jù)并對數(shù)據(jù)進(jìn)行顯示和
關(guān)鍵字： FPGA ARM 微加速度計(jì) 數(shù)據(jù)采集

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì),概述：介紹一種基于FPGA的可編程電壓源系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。采用FPGA為控制芯片，應(yīng)用QuartusⅡ軟件和硬件描述語言為工具，通過數(shù)／模轉(zhuǎn)換和運(yùn)放把數(shù)字信號轉(zhuǎn)換成模擬電壓信號。實(shí)驗(yàn)表明，該系統(tǒng)操作靈活方便，穩(wěn)定性強(qiáng)
關(guān)鍵字：原理設(shè)計(jì) 系統(tǒng) 電壓 FPGA 可編程采用

基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法

基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法,　FPGA近年來在越來越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研
關(guān)鍵字：設(shè)計(jì)開發(fā) 故障方法 FPGA 解決 EDA 仿真技術(shù) 基于

采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)方案

采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)方案,眾所周知眼晴是“心靈之窗”，而對于突然失去或從未擁有過“心靈之窗”的盲人來說，生活上的困難與心理上的痛苦是可想而知的。他們的衣食住行存在諸多不便，而在出行與人際交往中遇到的困難更加突出，基于此設(shè)計(jì)了智
關(guān)鍵字：設(shè)計(jì) 方案智能技術(shù) FPGA 采用

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì)

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì),VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言，是集行為描述、RTL
關(guān)鍵字：優(yōu)化原理設(shè)計(jì) 電路語言 CPLD/FPGA VHDL 采用

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù),當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實(shí)現(xiàn)這
關(guān)鍵字： III FPGA 技術(shù) Cyclone 使用 LCD HDTV 高清晰

艾科瑞德推出超高速數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000

　　北京艾科瑞德科技日前宣布，其采用業(yè)界頂級超高速10bit 2GSPS ADC的數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000正式上市。該平臺采用兩片10bit 2GSPS ADC完成前端超高速模數(shù)轉(zhuǎn)換，配合兩片Xilinx Virtex-5系列高密度FPGA以及一顆TI高性能定點(diǎn)DSP TMS320C6455作為運(yùn)算核心，集成大容量DDR2、FIFO等高速動態(tài)存儲器，可完成諸如數(shù)字下變頻、多級濾波、數(shù)據(jù)抽取、傅立葉變換等各種復(fù)雜的數(shù)字信號處理應(yīng)用及算法評估。平臺尺寸為6U cPCI工業(yè)標(biāo)準(zhǔn)，接插件上
關(guān)鍵字：艾科瑞德 ADC FPGA 數(shù)據(jù)采集處理平臺

Altera和Apical交付首個HD WDR FPGA監(jiān)控應(yīng)用解決方案

　　Altera公司和Apical有限公司今天宣布，為視頻監(jiān)控?cái)z像機(jī)提供世界上第一個高清晰寬動態(tài)范圍(WDR) CMOS圖像傳感器處理解決方案。在內(nèi)華達(dá)洲拉斯維加斯3月24號到26號舉行的國際安防大會(ISC)西部博覽會上，Altera展示了這一解決方案。Altera和Apical全面的解決方案保證了各種照明條件下優(yōu)異的視頻圖像質(zhì)量，而這是前幾代監(jiān)控?cái)z像機(jī)面臨的主要瓶頸問題。結(jié)合Altera的 Cyclone® III和Cyclone IV FPGA以及Apical的知識產(chǎn)權(quán)(IP)，這一解決方案
關(guān)鍵字： Altera FPGA 視頻監(jiān)控 CMOS

半導(dǎo)體品牌：創(chuàng)新提升價值細(xì)分市場決定成敗

　　主持人張洪生　　對話嘉賓　　賽靈思亞太區(qū)市場營銷及應(yīng)用工程部總監(jiān)張宇清　　飛思卡爾半導(dǎo)體大中國區(qū)業(yè)務(wù)拓展總監(jiān)殷鋼　　TriQuint中國區(qū)總經(jīng)理熊挺　　恩智浦半導(dǎo)體高性能混合信號和標(biāo)準(zhǔn)器件事業(yè)部大中華區(qū)市場高級總監(jiān) 梅潤平　　iSuppli高級分析師顧文軍　　編者按　　2010年的強(qiáng)勢復(fù)蘇給半導(dǎo)體全行業(yè)帶來信心。在新的市場形勢下，半導(dǎo)體企業(yè)如何把握產(chǎn)業(yè)脈搏，如何及時調(diào)整公司策略迎接新的挑戰(zhàn)，如何抓住中國市場?在3月18日，由本報主辦的“第五屆(2009年度
關(guān)鍵字： Xilinx 半導(dǎo)體

基于FPGA實(shí)現(xiàn)的FFT插值正弦波頻率估計(jì)

摘要：在分析雙線幅度法(Rife)、修正雙線幅度法(MRife)、傅里葉系數(shù)插值迭代3種算法的基礎(chǔ)上，結(jié)合FPGA的并行處理優(yōu)勢，將迭代變?yōu)椴⑿羞\(yùn)算，由此得出了一種快速頻率估計(jì)算法。并將新算法進(jìn)行FPGA設(shè)計(jì)，給出了算法
關(guān)鍵字： FPGA FFT 插值正弦波

USB2．0接口傳輸?shù)腇PGA控制與實(shí)現(xiàn)

摘要：為解決PC與FPAG的高速數(shù)據(jù)傳輸，通過USB實(shí)現(xiàn)了PC和FPGA的通信。介紹了USB接口芯片CY7C68013的基本工作原理；編寫了USB固件程序和應(yīng)用程序；利用從屬FIFO方式，實(shí)現(xiàn)了數(shù)據(jù)的快速讀寫。測試結(jié)果表明，利用FPGA控
關(guān)鍵字： USB2 FPGA 接口傳輸

共6810條 345/454 |‹ « 343 344 345 346 347 348 349 350 351 352 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]