首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-cpld

一種基于ARM 單片機(jī)與CPLD的數(shù)字軸角轉(zhuǎn)換方法

  • 引言同步機(jī).正余弦旋轉(zhuǎn)變壓器等廣泛應(yīng)用于火力控制.航空航天.自動控制等領(lǐng)域以實(shí)現(xiàn)系統(tǒng)間軸角信息的傳輸....
  • 關(guān)鍵字： ARM  單片機(jī)  CPLD  

超高速攝影機(jī)電控系統(tǒng)設(shè)計

  • 摘要：為了實(shí)現(xiàn)轉(zhuǎn)鏡式超高速攝影系統(tǒng)的電路控制，提出了以ATMega16L單片機(jī)及CPLD邏輯電路XC95288為核心的電路控制系統(tǒng)設(shè)計方案。該系統(tǒng)可以實(shí)現(xiàn)0.1微秒精度的時間控制和1MHz的電機(jī)轉(zhuǎn)速測量，并在某系統(tǒng)高速攝影機(jī)中得到應(yīng)用，效果良好。
  • 關(guān)鍵字： 高速攝影  單片機(jī)  CPLD  轉(zhuǎn)速測量  電路控制  201309  

四路低本底αβ測量儀電路設(shè)計

  • 摘要：本文介紹了一種四路低本底αβ測量儀的電路設(shè)計。在文中首先介紹了四路低本底αβ測量儀的電路組成，并對其各組成部分的設(shè)計實(shí)現(xiàn)作了詳細(xì)介紹。設(shè)計的四路低本底αβ測量儀體積小、功耗低、性能穩(wěn)定可靠，可快速測量樣品。
  • 關(guān)鍵字： 四路低本底  αβ  CPLD  MCU  測量儀  201309  

VHDL設(shè)計進(jìn)階:邏輯綜合的原則以及可綜合的代碼設(shè)計

  • 4.5.1 always塊語言指導(dǎo)原則使用always塊進(jìn)行可綜合的代碼設(shè)計時需要注意以下幾個問題。(1)每個always塊只能有一個事件控制“@(event-expression)”，而且要緊跟在always關(guān)鍵字后面。(2)always塊可以表示
  • 關(guān)鍵字： VHDL  進(jìn)階  代碼設(shè)計  邏輯    

認(rèn)清CPLD和FPGA

  • CPLD和FPGA都是我們經(jīng)常會用到的器件。有的說有配置芯片的是FPGA，沒有的是CPLD;有的說邏輯資源多的是FPGA，少的是CPLD;有的直接就不做區(qū)分，把他們都叫做FPGA。那么兩者到底有什么區(qū)別呢?下面我們就以Altera公司的CPLD和FPGA為例來說說兩者的區(qū)別。
  • 關(guān)鍵字： CPLD  FPGA  邏輯陣列  LAB單元  Altera  Xilinx  

FPGA設(shè)計經(jīng)驗談

  • 從大學(xué)時代第一次接觸FPGA至今已有10多年的時間。至今記得當(dāng)初第一次在EDA實(shí)驗平臺上完成數(shù)字秒表，搶答器，密碼鎖等實(shí)驗時，那個興奮勁。當(dāng)時由于沒有接觸到HDL硬件描述語言，設(shè)計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。
  • 關(guān)鍵字： FPGA  EDA  VHDL  Verilog  時鐘  IP核  

基于CPLD的PLC背板總線協(xié)議接口芯片設(shè)計

  • 摘要：設(shè)計了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)...
  • 關(guān)鍵字： CPLD  PLC  背板總線協(xié)議  接口芯片  

基于CPLD的步進(jìn)電機(jī)驅(qū)動模塊設(shè)計

  • 0引言　　數(shù)控技術(shù)是以數(shù)字量編程實(shí)現(xiàn)控制機(jī)械或其他設(shè)備自動工作的技術(shù)，數(shù)控機(jī)床就是采用了數(shù)控技術(shù)的機(jī)床 ...
  • 關(guān)鍵字： CPLD  步進(jìn)電機(jī)  驅(qū)動模塊  

基于CPLD的高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

  • 液壓系統(tǒng)具有結(jié)構(gòu)輕小、傳動比大、運(yùn)行平穩(wěn)、易于實(shí)現(xiàn)無級調(diào)速和自動化等優(yōu)點(diǎn)，已被廣泛應(yīng)用于工業(yè)生產(chǎn)的各個 ...
  • 關(guān)鍵字： CPLD  高速  數(shù)據(jù)采集  

基于單片機(jī)和CPLD的PLC背板總線協(xié)議接口芯片設(shè)計（二）

  • 3.2 基于Verilog HDL 語言的硬件程序設(shè)計　　本設(shè)計采用Verilog HDL 語言進(jìn)行協(xié)議芯片的程序設(shè)計，Verilog H ...
  • 關(guān)鍵字： 單片機(jī)  CPLD  PLC  總線協(xié)議  接口芯片  

基于單片機(jī)和CPLD的PLC背板總線協(xié)議接口芯片設(shè)計（一）

  • 摘要：設(shè)計了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù) ...
  • 關(guān)鍵字： 單片機(jī)  CPLD  PLC  總線協(xié)議  接口芯片  

基于CPLD的柔性直流輸電信息傳輸系統(tǒng)的設(shè)計

  • 摘要：設(shè)計了一種基于CPLD的信息傳輸系統(tǒng)，用于柔性直流輸電閥控系統(tǒng)與下級子模塊之間的數(shù)據(jù)交換。通過采用高速元件、冗余電路設(shè)計、軟件算法優(yōu)化等措施，使得該系統(tǒng)能夠在保證數(shù)據(jù)快速響應(yīng)的前提下，運(yùn)行在高電壓和
  • 關(guān)鍵字： 柔性直流輸電  信息傳輸  閥控系統(tǒng)  CPLD  

基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計

  • 為了實(shí)現(xiàn)靶場時統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號，采用VHDL語言在FPGA邏輯電路中設(shè)計了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對VHDL語言DC code編碼器電路進(jìn)行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號。經(jīng)過實(shí)踐驗證，該電路具有實(shí)現(xiàn)方法簡單、電路穩(wěn)定性好、精度高的特點(diǎn)，實(shí)測同步精度小于1μs。
  • 關(guān)鍵字： IRIG-B  FPGA  code  VHDL    

基于FPGA的UART 16倍頻采樣的VHDL設(shè)計

  • 概述隨著電子設(shè)計自動化(EDA)技術(shù)的發(fā)展，可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要，以
  • 關(guān)鍵字： FPGA  UART  VHDL  倍頻    

基于VHDL的數(shù)字濕度計研究

  • 濕度計是一種常用的檢測儀器，文中利用FPGA器件與HS1101濕度傳感器設(shè)計實(shí)現(xiàn)了一種簡易的數(shù)字濕度計，用于檢測室內(nèi)濕度。該濕度計具有結(jié)構(gòu)簡單、測量準(zhǔn)確性高、穩(wěn)定性好等優(yōu)點(diǎn)。
  • 關(guān)鍵字： 濕度  濕度傳感器  VHDL  FPGA  
共994條 19/67 |‹ « 17 18 19 20 21 22 23 24 25 26 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473