首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-cpld

閥門簡易控制

基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)

  • 摘要：介紹了在PPGA芯片上實(shí)現(xiàn)數(shù)字頻率計(jì)的原理。對各種硬件除法進(jìn)行了比較，提出了高速串行BCD碼除法的硬件算 ...
  • 關(guān)鍵字： 頻率測量  周期測量  FPGA  VHDL  狀態(tài)機(jī)  

基于CPLD與DSP組成的聲卡接口技術(shù)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  聲卡接口  CPLD  

采用CPLD的臭氧電源控制系統(tǒng)的軟硬件設(shè)計(jì)

  • 　臭氧發(fā)生器供電電源是臭氧發(fā)生器的重要組成部分，供電電源的電壓、頻率和波形是影響臭氧發(fā)生器效率的重要因素。發(fā)生器的結(jié)構(gòu)、氣源和冷卻系統(tǒng)確定后，電源系統(tǒng)的性能與品質(zhì)就成為影響發(fā)生器效率的關(guān)鍵?！　? 系統(tǒng)
  • 關(guān)鍵字： 軟硬件  設(shè)計(jì)  控制系統(tǒng)  電源  CPLD  臭氧  采用  

基于VHDL的MTM總線主模塊有限狀態(tài)機(jī)設(shè)計(jì)

  • 摘要：為了能夠更簡潔嚴(yán)謹(jǐn)?shù)孛枋鯩TM總線的主模塊有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換，同時(shí)減少FPGA芯片功耗，提高系統(tǒng)穩(wěn)定性，文中在分析MTM總線結(jié)構(gòu)和主模塊有限狀態(tài)機(jī)模型的基礎(chǔ)上，基于VHDL語言采用“單進(jìn)程”式對該
  • 關(guān)鍵字： 有限  狀態(tài)  設(shè)計(jì)  模塊  總線  VHDL  MTM  基于  

CPLD的PLC背板總線協(xié)議接口芯片的設(shè)計(jì)方案

  • 設(shè)計(jì)了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細(xì)介紹了通過Verilog HDL語言設(shè)計(jì)狀態(tài)機(jī)、協(xié)議幀控制器、FIFO控制器的過程，25MHz下背板總線工作穩(wěn)定的
  • 關(guān)鍵字： CPLD  PLC  背板  總線協(xié)議    

基于CPLD的可管理SAS硬盤背板設(shè)計(jì)

  • 摘要：基于CPLD為核心設(shè)計(jì)了一款可管理的SAS硬盤背板，在方便更換故障硬盤的同時(shí)通過對LED燈的控制來指示硬盤的工作狀態(tài)，實(shí)現(xiàn)對硬盤狀態(tài)的監(jiān)控。測試結(jié)果表明該背板可以完成6Ghps SAS信號的傳輸，實(shí)現(xiàn)對硬盤狀態(tài)指示
  • 關(guān)鍵字： CPLD  SAS  硬盤  背板    

基于DSP和CPLD技術(shù)的多路ADC系統(tǒng)的設(shè)計(jì)方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： 多路ADC系統(tǒng)  DSP  CPLD  

基于CPLD的多DSP及FPGA遠(yuǎn)程加載設(shè)計(jì)

  • 摘要：介紹了一種以CPLD為基礎(chǔ)的對多DSP和FPCA芯片實(shí)現(xiàn)程序遠(yuǎn)程更新、加載的設(shè)計(jì)方法。詳細(xì)分析了軟硬件架構(gòu)及具體實(shí)施方案，對以DSP+FPCA為架構(gòu)的信號處理模塊實(shí)現(xiàn)遠(yuǎn)程更新、加載，有重要的使用價(jià)值。
    關(guān)鍵詞：遠(yuǎn)程
  • 關(guān)鍵字： CPLD  FPGA  DSP  遠(yuǎn)程加載    

FPGA/CPLD中常見模塊設(shè)計(jì)精華集錦（一）

  • 一、智能全數(shù)字鎖相環(huán)的設(shè)計(jì)　　1 引言　　數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學(xué)及電力系統(tǒng)自動(dòng)化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整
  • 關(guān)鍵字： FPGA  CPLD  模塊設(shè)計(jì)  集錦    

基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  數(shù)據(jù)處理  CPLD  

解析基于FPGA的智能控制器設(shè)計(jì)及測試方法

  • 1引言隨著市場需求的增長，超大規(guī)模集成電路的集成度和工藝水平不斷提高，在一個(gè)芯片上完成系統(tǒng)級的...
  • 關(guān)鍵字： FPGA  VHDL  仿真測試  智能控制器  

采用VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真

  • 采用VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真,針對目前國內(nèi)SDH系統(tǒng)中還沒有一個(gè)專門的E1分接復(fù)用芯征，本文介紹一種用高級硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計(jì)的新型設(shè)計(jì)方法及其FPGA實(shí)現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計(jì)的電路
  • 關(guān)鍵字： 設(shè)計(jì)  FPGA  仿真  系統(tǒng)  SDH  VHDL  復(fù)用器  采用  

采用FPGA和VHDL語言的多按鍵狀態(tài)識(shí)別系統(tǒng)

  • 采用FPGA和VHDL語言的多按鍵狀態(tài)識(shí)別系統(tǒng),這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn)，采用VHDL語言的多按鍵狀態(tài)識(shí)別系統(tǒng)，實(shí)現(xiàn)識(shí)別60個(gè)按鍵自由操作，并簡化MCU的控制信號?！　? 系統(tǒng)設(shè)計(jì)方案　　FPGA是一種可編程邏輯器件，它具有良好性能、極高的
  • 關(guān)鍵字： 狀態(tài)  識(shí)別  系統(tǒng)  按鍵  語言  FPGA  VHDL  采用  

基于單片機(jī)及CPLD的多間隔脈沖產(chǎn)生電路

  • 摘要：單片機(jī)具有邏輯控制功能靈活的特點(diǎn)，復(fù)雜可編程邏輯器件(CPLD)具有集成度高、可靠性好及工作速度快的優(yōu)點(diǎn)，基于二者各自的優(yōu)點(diǎn)，設(shè)計(jì)了一種脈寬固定為1 mu;s，周期可調(diào)的單頭、雙頭、三頭三路脈沖產(chǎn)生電路，該
  • 關(guān)鍵字： 產(chǎn)生  電路  脈沖  間隔  單片機(jī)  CPLD  基于  
共994條 26/67 |‹ « 24 25 26 27 28 29 30 31 32 33 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473