摘要:介紹一種利用可編程邏輯器件CPLD與單片機AT89C51串行雙向通信而構(gòu)成的雙控制器。 ...
關(guān)鍵字:
CPLD AT89C51 串行通信
針對超聲波應(yīng)用系統(tǒng)易受噪聲干擾以及超聲波信號的空間衰減現(xiàn)象影響,從而要求超聲波傳感器工作在其最佳特性...
關(guān)鍵字:
CPLD 超聲波 傳感器 驅(qū)動控制
引言pxi是pciextensiONforinSTrumentation的縮寫,是為了將pci總線擴展到測試儀器領(lǐng)域而推出的以pci...
關(guān)鍵字:
PXI模塊 總線接口 CPLD
摘要:為了測量爆炸場等惡劣環(huán)境下溫度的動態(tài)變化,分析炸藥或相關(guān)彈藥的爆炸參數(shù),設(shè)計了基于CPLD的低功耗溫度存儲式測試系統(tǒng);運用鎢錸熱電偶溫度傳感器匹配先進的電源管理模塊,并結(jié)合動態(tài)存儲測試技術(shù),能夠應(yīng)用
關(guān)鍵字:
CPLD 低功耗 溫度測試系統(tǒng)
摘要:為了測試電磁閩在各種工作狀態(tài)下(即在不同的輸入脈沖供電的情況下)的性能,研制了一種模擬電磁閥工作狀態(tài)的PWM脈沖電源。該電源依靠CPLD構(gòu)成數(shù)字PWM發(fā)生器,由單片機控制,具有短路保護和浪涌保護功能。系統(tǒng)軟
關(guān)鍵字:
設(shè)計 單片機 CPLD 平臺 檢測 DDS 技術(shù) 電磁閥 基于
1引言隨著電子技術(shù)的發(fā)展,當(dāng)前數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動該潮流迅猛發(fā)展的引擎就是日趨進步和完善的高密度現(xiàn)場可編程邏輯器件設(shè)計技術(shù)。高密度現(xiàn)場可編程邏輯器件(CPLD/
關(guān)鍵字:
CPLD FPGA 單片機 被動
電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字:
DSP 空間瞬態(tài) CPLD 光輻射信號
在電子工程設(shè)計與測試中,常常需要一些復(fù)雜的、具有特殊要求的信號,要求其波形可任意產(chǎn)生,頻率方便可調(diào)。結(jié)合 ...
關(guān)鍵字:
單片機 CPLD 任意 波形發(fā)生器
1 引言 VHDL是一種面向設(shè)計、多層次的數(shù)字系統(tǒng)設(shè)計的標(biāo)準(zhǔn)化硬件描述語言,VHDL不需依賴馮middot;諾伊曼結(jié)構(gòu),可實現(xiàn)時序和真正并行設(shè)計,從而開辟一種全新的數(shù)字系統(tǒng)的設(shè)計途徑。使用VHDL語言更便于建立層次結(jié)構(gòu)
關(guān)鍵字:
控制器 技術(shù) 打印機 微型 設(shè)計 VHDL
VHDL設(shè)計中信號與變量的區(qū)別及應(yīng)用技巧,在VHDL程序設(shè)計中,可以充分利用信號或變量的系統(tǒng)默認(rèn)值,來靈活實現(xiàn)設(shè)計目標(biāo)。本文從應(yīng)用的角度舉例說明了VHDL設(shè)計中信號與變量的區(qū)別,以及正確的使用方法,并介紹了為信號或變量賦予初始值的技巧?! 「攀觥 ‰S
關(guān)鍵字:
區(qū)別 應(yīng)用技巧 變量 信號 設(shè)計 VHDL
摘要 提出了一種PCI總線從設(shè)備的CPLD實現(xiàn)方法。該方法遵從PCI規(guī)范2.2版,實現(xiàn)了資源自動配置并且支持?jǐn)?shù)據(jù)突發(fā)傳輸。試驗證明該方法的有效性,其突發(fā)傳輸速率可達(dá)20 MBmiddot;s-1。 關(guān)鍵詞 PCI總線;從設(shè)備接口;C
關(guān)鍵字:
CPLD PCI 總線 設(shè)備
VHDL中的標(biāo)識符可以是常數(shù)、變量、信號、端口、子程序或參數(shù)的名字。使用標(biāo)識符要遵守如下法則:middot;標(biāo)識符由字母(Ahellip;Z;ahellip;z)、數(shù)字和下劃線字符組成。middot;任何標(biāo)識符必須以英文字母開頭。m
關(guān)鍵字:
VHDL 應(yīng)用實例
下一代電子設(shè)計軟件與服務(wù)開發(fā)商Altium公司近日宣布為Altera的Stratix IV FPGA和MAX V CPLD器件產(chǎn)品系列的板級元件提供全新的器件和升級,通過Altium的生態(tài)系統(tǒng)AltiumLive即可在線獲得。與此同時,在Altium的一體化電子設(shè)計系統(tǒng)Altium Designer 10最近一次升級中,也同期發(fā)布了對于Altera Stratix IV FPGA和MAX V CPLD的器件支持。
關(guān)鍵字:
Altium FPGA CPLD
引言:受其內(nèi)部資源的限制,在很多應(yīng)用中,單片機需要在片外擴展相關(guān)資源,如程序存儲器,數(shù)據(jù)存儲器,IO口,以及中斷源等等。一般情況下51單片機地址線為16根(P0及P2),因此其地址空間為,也即64K??紤]到某些不需
關(guān)鍵字:
CPLD 51單片機 尋址
vhdl-cpld介紹
您好,目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條,闡述對vhdl-cpld的理解,并與今后在此搜索vhdl-cpld的朋友們分享。
創(chuàng)建詞條