lattice 文章進入lattice技術(shù)社區(qū)

Lattice可簡化時鐘網(wǎng)絡(luò)設(shè)計

　Lattice半導體公司為高性能通訊和計算產(chǎn)品推出第二代零延時時鐘發(fā)生器，它可產(chǎn)生20個時鐘輸出，每個輸出的轉(zhuǎn)換率都可以獨立編程，提供標準輸入輸出和頻率選擇。ispClock5600A的鎖相環(huán)(PLL)及分隔器系統(tǒng)可從參考輸入綜合多種時鐘頻率。　　該發(fā)生器基于非易失系統(tǒng)內(nèi)E2CMOS，與該公司第一代ispClock5600器件兼容，但增加了很多新功能，各種參數(shù)性能也有了顯著改進。最大壓控振蕩器(VCO)工作頻率已經(jīng)提升到800MHz。它支持33.33-、100-、133.33-和50MHz時鐘頻率。輸
關(guān)鍵字： Lattice 可設(shè)計時鐘網(wǎng)絡(luò)

可編程邏輯器件融合CPLD+FPGA最佳特性

可編程邏輯器件融合CPLD+FPGA最佳特性 Lattice(萊迪思)半導體公司近日推出了新的MachXO可編程邏輯器件系列產(chǎn)品，Lattice稱，這種新一代的跨越式可編程邏輯器件支持傳統(tǒng)上由高密度的CPLD或者低容量的FPGA所實現(xiàn)的應用?！　?jù)Lattice現(xiàn)場應用支持副總裁Jock Tomlinson介紹，MachXO邏輯器件建立在低成本的130nm嵌入式Flash處理工藝上。它能夠在單芯片中瞬時工作，這種特性對于許多CPLD應用來說是十分重要的。3.5ns的管腳至管腳的延時使得器件能夠滿足當代系統(tǒng)
關(guān)鍵字： Lattice(萊迪思)半導體公司

日法軟體商共推3D資料壓縮及傳輸業(yè)界標準

日本Lattice科技公司和法國Dassault系統(tǒng)公司日前(7/8)宣布合作，將共同開發(fā)3D資料壓縮及傳輸技術(shù)和資料格式，并以成為全球業(yè)界標準為目標。Lattice是開發(fā)3維圖形相關(guān)軟體的公司，而Dassault則從事CAD相關(guān)軟體開發(fā)，在此次合作中，Dassault將利用Lattice的3D資料減肥技術(shù)“XVL”，在Dassault的各種工具之間傳輸輕量3D資料
關(guān)鍵字： Lattice 3D

Lattice發(fā)布新一代 ispLEVERTM設(shè)計工具

萊迪思半導體公司不久前公布了ispLEVER 2.0 版__新一代的ispLEVER 設(shè)計工具套件，支持萊迪思新的ispXPGATM 和 ispXPLDTM產(chǎn)品系列，并集成了萊迪思 ORCA Foundry設(shè)計工具的特點和功能。在設(shè)計中通過使用類－LPM(Library of Parametrized Modules)宏，Module/IP Manager也可用來加速生成普通邏輯元件。ispLEVER floorplanner 提供ispXPGA 設(shè)計中邏輯的布局布線的控制。有色編碼的圖形用戶接口幫助設(shè)計
關(guān)鍵字： Lattice

共94條 7/7 |‹ « 1 2 3 4 5 6 7

lattice介紹

　　萊迪思(Lattice)半導體公司提供業(yè)界最廣范圍的現(xiàn)場可編程門陣列（FPGA）、可編程邏輯器件（PLD）及其相關(guān)軟件，包括現(xiàn)場可編程系統(tǒng)芯片（FPSC）、復雜的可編程邏輯器件（CPLD）,可編程混合信號產(chǎn)品（ispPAC?）和可編程數(shù)字互連器件（ispGDX?）。萊迪思還提供業(yè)界領(lǐng)先的SERDES產(chǎn)品。 FPGA和PLD是廣泛使用的半導體元件，最終用戶可以將其配置成特定的邏輯電路，從而縮短設(shè) [ 查看詳細 ]