fpga 文章進(jìn)入fpga技術(shù)社區(qū)

基于DSP的FPGA配置方法研究與實(shí)現(xiàn)

基于DSP的FPGA配置方法研究與實(shí)現(xiàn),摘要：在數(shù)字電路中，F(xiàn)PGA+DSP的系統(tǒng)結(jié)構(gòu)應(yīng)用日益廣泛。為了減小此種結(jié)構(gòu)的體積和降低成本，對(duì)FPGA采用了被動(dòng)并行的配置方式。上電后，DSP首先完成自身程序的加載，之后充當(dāng)配置FPGA的主處理器，從FLASH芯片中讀取FP
關(guān)鍵字：方法研究實(shí)現(xiàn) 配置 FPGA DSP 基于

基于FPGA和DSP組合的無線基站

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA 無線基站

基于FPGA的混合擴(kuò)頻發(fā)射機(jī)設(shè)計(jì)與實(shí)現(xiàn)

摘要：以Alter公司的FPGA為硬件平臺(tái)，以QuartusⅡ?yàn)樵O(shè)計(jì)工具，來實(shí)現(xiàn)該直擴(kuò)／跳頻混合發(fā)射系統(tǒng)。頂層采用圖形設(shè)計(jì)方式，各個(gè)模塊均采用Verilog語言進(jìn)行設(shè)計(jì)。編碼模塊采用了RS(255，223)碼與卷積碼(2，1，7)相結(jié)合，
關(guān)鍵字： FPGA 混合擴(kuò)頻射機(jī)設(shè)計(jì)

基于FPGA的HDB3碼編碼器優(yōu)化設(shè)計(jì)與分析

摘要：利用四進(jìn)程和結(jié)構(gòu)化設(shè)計(jì)兩種不同的VHDL程序設(shè)計(jì)方法，對(duì)HDB3編碼器進(jìn)行了設(shè)計(jì)、實(shí)現(xiàn)和功能分析。設(shè)計(jì)的兩種編碼器在Quartus Ⅱ7．2中進(jìn)行了功能分析，并且下載到EP2C5T144C6中實(shí)現(xiàn)了HDB3編碼轉(zhuǎn)換功能。分析與實(shí)
關(guān)鍵字： FPGA HDB3 編碼器優(yōu)化設(shè)計(jì)

基于FPGA的嵌入式智能管理系統(tǒng)

摘要：具體介紹了嵌入式系統(tǒng)智能管理方面的相關(guān)內(nèi)容，建立了一種基于FPGA的嵌入式智能管理系統(tǒng)的框架結(jié)構(gòu)。此外，分析并實(shí)現(xiàn)了系統(tǒng)各項(xiàng)基本的智能功能，這對(duì)提高系統(tǒng)整體性能有著很大的幫助。近些年，針對(duì)智能管理
關(guān)鍵字： FPGA 嵌入式智能管理系統(tǒng)

一種基于FPGA的雷達(dá)數(shù)字信號(hào)處理機(jī)設(shè)計(jì)與實(shí)現(xiàn)

摘要：結(jié)合具體的雷達(dá)導(dǎo)引頭型號(hào)項(xiàng)目．從數(shù)字信號(hào)處理機(jī)的原理出發(fā)，根據(jù)項(xiàng)目的要求提出了一種基于DBF技術(shù)的某型導(dǎo)引頭信號(hào)處理機(jī)設(shè)計(jì)方案，方案以Xilinx公司Virtex4 SX55 FPGA作為數(shù)字信號(hào)處理的核心器件，實(shí)現(xiàn)對(duì)6陣
關(guān)鍵字： FPGA 雷達(dá)數(shù)字信號(hào)處理機(jī)

基于單片機(jī)實(shí)現(xiàn)FPGA的加載配置

隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)的設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。高密度現(xiàn)場可編程邏輯器件的出現(xiàn)將大量邏輯功能集成于一個(gè)單片 IC之中。對(duì)基于 E2PROM (或 Flash Memory)工藝的器件，配置數(shù)據(jù)
關(guān)鍵字：加載配置 FPGA 實(shí)現(xiàn) 單片機(jī) 基于

Altera發(fā)售Cyclone V系列

Altera公司今天宣布，開始發(fā)售其28-nm Cyclone V FPGA。Cyclone V器件是目前市場上功耗最低、成本最低的28-nm FPGA。該系列通過集成，前所未有的同時(shí)實(shí)現(xiàn)了高性能、低系統(tǒng)成本和低功耗，非常適合工業(yè)、無線、固網(wǎng)、軍事和汽車等市場應(yīng)用。Cyclone V系列完成了Altera的28-nm定制系列產(chǎn)品的全系列發(fā)售，提供多種器件以滿足用戶的各類設(shè)計(jì)需求——從最大帶寬到最低功耗。
關(guān)鍵字： Altera FPGA Cyclone V

基于DSP的實(shí)時(shí)數(shù)據(jù)處理系統(tǒng)淺析

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP SOPC 實(shí)時(shí)數(shù)據(jù) FPGA

基于FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

1 引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
關(guān)鍵字： FPGA DSP 導(dǎo)引頭信號(hào)處理

基于單片機(jī)及FPGA的程控濾波器設(shè)計(jì)與實(shí)現(xiàn)

濾波器是一種用來消除干擾雜訊的器件，可用于對(duì)特定頻率的頻點(diǎn)或該頻點(diǎn)以外的頻率進(jìn)行有效濾除。它在電子領(lǐng)域中占有很重要的地位，在信號(hào)處理、抗干擾處理、電力系統(tǒng)、抗混疊處理中都得到了廣泛的應(yīng)用。而對(duì)于程控濾
關(guān)鍵字： FPGA 單片機(jī) 程控濾波器設(shè)計(jì)

基于FPGA+DSP雷達(dá)導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵

1 引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
關(guān)鍵字： FPGA DSP 雷達(dá)導(dǎo)引頭關(guān)鍵技術(shù)

基于FPGA與ADSP TS201的總線接口設(shè)計(jì)方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA ADSP TS201總線

基于Xilinx軟件的FPGA系統(tǒng)設(shè)計(jì)方法介紹

基于Xilinx軟件的FPGA系統(tǒng)設(shè)計(jì)方法介紹,Solution:在對(duì)FPGA設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候，需要進(jìn)行模塊劃分，模塊接口定義等工作。通常，我們只能在紙上進(jìn)行設(shè)計(jì)。雖然在紙上我們可以很隨意地書寫，而用紙畫的不方便就在于，如果對(duì)某一個(gè)模塊進(jìn)行較大改動(dòng)
關(guān)鍵字：設(shè)計(jì) 方法介紹系統(tǒng) FPGA Xilinx 軟件基于

Xilinx FPGA開發(fā)環(huán)境的安裝方法

Xilinx FPGA開發(fā)環(huán)境的安裝方法,一、計(jì)算機(jī)硬件環(huán)境要求：
1、操作系統(tǒng)：
Microsoft Windows XP Home Edition SP2
2、基本配置：
A、處理器：Intel CPU T2050 1.6GHz
B、內(nèi)存：512MB
C、硬盤：60GB(其中軟件安裝的空問需要3GB)補(bǔ)充
關(guān)鍵字：安裝方法環(huán)境開發(fā) FPGA Xilinx

共6384條 232/426 |‹ « 230 231 232 233 234 235 236 237 238 239 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]