fpga 文章進(jìn)入fpga技術(shù)社區(qū)

基于FPGA的慣導(dǎo)組合數(shù)據(jù)采集及控制系統(tǒng)設(shè)計(jì)

摘要：利用FPGA并行處理的特點(diǎn)及其豐富的I／O接口，在此設(shè)計(jì)了一種針對(duì)捷聯(lián)慣導(dǎo)系統(tǒng)的組合數(shù)據(jù)采集和控制系統(tǒng)。該系統(tǒng)能夠?qū)崟r(shí)采集慣導(dǎo)系統(tǒng)所需的IMU和GPS數(shù)據(jù)，能夠根據(jù)需要產(chǎn)生任意占空比的PWM控制信號(hào)，該系統(tǒng)預(yù)留
關(guān)鍵字： FPGA 組合數(shù)據(jù)采集控制系統(tǒng)設(shè)計(jì)

基于DSP和FPGA的導(dǎo)航計(jì)算機(jī)系統(tǒng)設(shè)計(jì)

基于DSP和FPGA的導(dǎo)航計(jì)算機(jī)系統(tǒng)設(shè)計(jì),摘要：為提高導(dǎo)航的精度和實(shí)時(shí)性，設(shè)計(jì)了基于DSP和FPGA的導(dǎo)航計(jì)算機(jī)模塊，成功實(shí)現(xiàn)了低成本、小型化的捷聯(lián)慣性導(dǎo)航系統(tǒng)。通過(guò)描述硬件的設(shè)計(jì)原理和軟件的框架及流程，簡(jiǎn)要介紹了系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方法。經(jīng)驗(yàn)證，該系統(tǒng)
關(guān)鍵字：計(jì)算機(jī)系設(shè)計(jì) 導(dǎo)航 FPGA DSP 基于

首期XUP-Digilent TTP課程培訓(xùn)圓滿結(jié)束

XUP(Xilinx大學(xué)計(jì)劃部)攜手Digilent China(上海德致倫)于2012年3月4日，在上海浦東軟件大廈Xilinx上海分公司舉辦首期TTP(Target Teaching Platform)課程培訓(xùn)。
關(guān)鍵字： Digilent FPGA

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動(dòng)生成 HDL 代碼，允許工程師利用廣泛應(yīng)用的 MATLAB 語(yǔ)言實(shí)現(xiàn) FPGA 和 ASIC 設(shè)計(jì)。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測(cè)試 FPGA 和 ASIC 設(shè)計(jì)的 FPGA 硬件在環(huán)功能。有了這兩個(gè)產(chǎn)品，MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗(yàn)證的能力。
關(guān)鍵字： MathWorks FPGA HDL

Altera舉行世界上第一款光FPGA技術(shù)演示

為創(chuàng)新設(shè)計(jì)和構(gòu)建需要大量帶寬的應(yīng)用，Altera公司(NASDAQ: ALTR)今天宣布，在世界上首次演示公司的光FPGA技術(shù)。與Avago技術(shù)公司聯(lián)合開(kāi)發(fā)，這一演示展示了Altera的光互連可編程器件怎樣大幅度提高互連帶寬，同時(shí)減小系統(tǒng)復(fù)雜度，降低功耗和價(jià)格。這一技術(shù)演示是Altera公司最近的系列創(chuàng)新之一，這些創(chuàng)新包括，業(yè)界為FPGA開(kāi)發(fā)的第一個(gè)OpenCL程序，以及28-Gbps收發(fā)器技術(shù)，實(shí)現(xiàn)了業(yè)界最高數(shù)據(jù)速率以及優(yōu)異的信號(hào)完整性。Altera于上一季度在部分用戶中進(jìn)行演示，并將于2012年3月6
關(guān)鍵字： Altera FPGA

大型FPGA設(shè)計(jì)中的多時(shí)鐘設(shè)計(jì)策略

利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要
關(guān)鍵字： FPGA 大型策略多時(shí)鐘

一種用于FPGA互聯(lián)資源測(cè)試的新方法

摘要：以基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的現(xiàn)場(chǎng)可編程門陣列(FPGA)為例，在傳統(tǒng)的三次測(cè)試方法的基礎(chǔ)上提出了一種新穎的針對(duì)FPGA互聯(lián)資源的測(cè)試方法。該方法運(yùn)用了層次化的思想，根據(jù)開(kāi)關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線資
關(guān)鍵字： FPGA 互聯(lián) 方法資源測(cè)試

基于FPGA的超級(jí)電容均壓及充放電設(shè)計(jì)

摘要：由于超級(jí)電容器單體性能參數(shù)的離散性，當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí)，在充放電過(guò)程中容易造成過(guò)充或過(guò)放現(xiàn)象，嚴(yán)重危害超級(jí)電容器的使用壽命。文中提出以FPGA為檢測(cè)、控制單元，對(duì)電容進(jìn)行有效地充放電控制，
關(guān)鍵字： FPGA 超級(jí)電容充放電

Xilinx FPGA 配置電路分類

FPGA配置電路可以看成用戶設(shè)計(jì)和硬件電路之間的連接紐帶，最終目的是在一定外部條件下，準(zhǔn)確快速地實(shí)現(xiàn)FPGA系統(tǒng)配置。在FPGA的配置系統(tǒng)中，軟件編程由FPGA提供商提供，設(shè)計(jì)人員要掌握其操作方法，將配置數(shù)據(jù)從PC加載
關(guān)鍵字： Xilinx FPGA 配置電路分類

一種基于FPGA的數(shù)字秒表設(shè)計(jì)方法

摘要：文中介紹了一種基于FPGA的數(shù)字秒表設(shè)計(jì)方法。采用VHDL硬件描述語(yǔ)言，運(yùn)用ModelSim等EDA仿真工具。該設(shè)計(jì)具有外圍電路少、集成度高、可靠性強(qiáng)等優(yōu)點(diǎn)。最后經(jīng)實(shí)驗(yàn)驗(yàn)證，該數(shù)字秒表計(jì)時(shí)準(zhǔn)確，輸入信號(hào)能準(zhǔn)確控制秒
關(guān)鍵字： FPGA 數(shù)字秒表設(shè)計(jì)方法

基于FPGA的高壓交聯(lián)電纜測(cè)試電源的研制

摘要：分析了串聯(lián)諧振的原理并通過(guò)推導(dǎo)得出諧振電容兩端電壓的關(guān)系式，結(jié)合目前國(guó)內(nèi)高壓電纜耐壓測(cè)試的發(fā)展現(xiàn)狀，證明了變頻串聯(lián)諧振試驗(yàn)方法的優(yōu)越性。對(duì)于控制部分，利用現(xiàn)場(chǎng)可編程門陣列(FPCA)實(shí)現(xiàn)了自動(dòng)頻率跟蹤
關(guān)鍵字：測(cè)試電源研制電纜交聯(lián) FPGA 高壓基于

賽靈思宣布業(yè)界首款28nm FPGA開(kāi)始量產(chǎn)

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.(NASDAQ: XLNX))今日宣布行業(yè)第一個(gè)28nm FPGA器件已經(jīng)針對(duì)主要客戶開(kāi)始量產(chǎn)，該發(fā)布再次為行業(yè)樹(shù)起了另一個(gè)重要里程碑。Kintex?-7 FPGA的正式量產(chǎn)，是賽靈思以可編程邏輯器件(PLD)行業(yè)歷史最快速度交付新產(chǎn)品的出色執(zhí)行中，繼已成功交付數(shù)以千計(jì)的最新7系列產(chǎn)品樣片之后，再次邁出的嶄新一步。這一成就使賽靈思的客戶能夠比以往任何時(shí)候都更快地開(kāi)始投產(chǎn)他們自己的產(chǎn)品，同時(shí)也能比以往任何時(shí)候更快地滿足他們客戶的需求。
關(guān)鍵字：賽靈思 FPGA

FPGA/CPLD常用的四種設(shè)計(jì)方法

FPGA/CPLD常用的四種設(shè)計(jì)方法,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日
關(guān)鍵字：方法設(shè)計(jì) 常用 FPGA/CPLD

基于FPGA的虛擬測(cè)試系統(tǒng)實(shí)現(xiàn)

1 引言傳統(tǒng)測(cè)試測(cè)量?jī)x存在價(jià)格昂貴、體積龐大、數(shù)據(jù)傳輸速率低、存儲(chǔ)顯示困難等問(wèn)題，本文選用FPGA實(shí)現(xiàn)數(shù)據(jù)處理、邏輯控制，充分利用PC機(jī)，結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測(cè)試系統(tǒng)具有較強(qiáng)的競(jìng)爭(zhēng)力
關(guān)鍵字： FPGA 虛擬測(cè)試系統(tǒng)

采用FPGA開(kāi)發(fā)真正符合需求的系統(tǒng)

采用FPGA開(kāi)發(fā)真正符合需求的系統(tǒng),要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡(jiǎn)單，因?yàn)檫@樣就能將材料成本、部件庫(kù)存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)。如果
關(guān)鍵字：需求系統(tǒng) 符合真正 FPGA 開(kāi)發(fā) 采用

共6384條 236/426 |‹ « 234 235 236 237 238 239 240 241 242 243 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]