fpga 文章進(jìn)入fpga技術(shù)社區(qū)

基于SoPC的狀態(tài)監(jiān)測(cè)裝置的嵌入式軟硬件協(xié)同設(shè)計(jì)

基于SoPC的狀態(tài)監(jiān)測(cè)裝置的嵌入式軟硬件協(xié)同設(shè)計(jì),摘要：首先介紹了軟硬件協(xié)同設(shè)計(jì)方法的發(fā)展過(guò)程和狀態(tài)監(jiān)測(cè)裝置開(kāi)發(fā)的背景資料，然后利用該方法設(shè)計(jì)了一款新型的高性能狀態(tài)監(jiān)測(cè)裝置，并分別從硬件和軟件2個(gè)角度對(duì)設(shè)計(jì)方法進(jìn)行了深入說(shuō)明。該裝置已成功集成于水電機(jī)組
關(guān)鍵字：軟硬件協(xié)同 SoPC 狀態(tài)監(jiān)測(cè) Linux FPGA PLC

Microsemi公司開(kāi)發(fā)的RTAX-DSP FPGA已獲準(zhǔn)用于航空領(lǐng)域

　　據(jù)報(bào)道，Microsemi公司SoC產(chǎn)品集團(tuán)(原Actel公司)開(kāi)發(fā)的RTAX-DSP現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件已獲得合格制造商清單(QML)V類和Q類資格認(rèn)證，這意味著該FPGA器件獲準(zhǔn)用于衛(wèi)星、載人飛船和其他空間應(yīng)用。　　公司官方表示，Microsemi的抗輻射QML-V FPGA在不同程度上能夠承受空間自然輻射影響，并對(duì)每個(gè)特定晶片都進(jìn)行2,000小時(shí)的壽命測(cè)試，對(duì)每個(gè)特定組件都進(jìn)行破壞性物理分析。　　RTAX-DSP FPGA將復(fù)雜數(shù)字信號(hào)處理(DSP)功能集成到單一設(shè)備，滿足高
關(guān)鍵字： Microsemi FPGA

短波擴(kuò)頻猝發(fā)通信系統(tǒng)的DSP+FPGA實(shí)現(xiàn)方案

引言短波通信是一種能進(jìn)行遠(yuǎn)距離傳輸，而對(duì)電臺(tái)的要求相對(duì)較低的通信系統(tǒng)。短波具有的遠(yuǎn)距離通信能力和電臺(tái)具有的較高機(jī)動(dòng)性等特點(diǎn)，使其在軍事通信領(lǐng)域中具有重要的應(yīng)用價(jià)值。然而，短波信道頻帶窄，傳播特性不穩(wěn)定
關(guān)鍵字： FPGA DSP 短波擴(kuò)頻通信系統(tǒng)

基于FPGA的IIR數(shù)字濾波器的快捷設(shè)計(jì)

0 引言IIR數(shù)字濾波器在很多領(lǐng)域中都有著廣闊的應(yīng)用。與FIR數(shù)字濾波器相比，IIR數(shù)字濾波器可以用較低的階數(shù)獲得較高的選擇性，而且所用存儲(chǔ)單元少，經(jīng)濟(jì)效率高。一個(gè)N階IIR數(shù)字濾波器的系統(tǒng)函數(shù)為：其線性常系數(shù)差分
關(guān)鍵字： FPGA IIR 數(shù)字濾波器

解析FPGA設(shè)計(jì)流程及其布線資源

FPGA/CPLD的設(shè)計(jì)流程 1、電路設(shè)計(jì)與輸入電路設(shè)計(jì)與輸入是指通過(guò)某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計(jì)方法有硬件描述語(yǔ)言（HDL）和原理圖設(shè)計(jì)輸入方法等。原理圖設(shè)計(jì)輸入法在早期應(yīng)用得比
關(guān)鍵字： FPGA 設(shè)計(jì)流程布線資源

基于ARM+FPGA的運(yùn)動(dòng)控制器設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文以微控制器AT91RM9200 和EP1C6Q240C8 為核心，對(duì)工業(yè)CT 機(jī)的運(yùn)動(dòng)控制器進(jìn)行了設(shè)計(jì)，從硬件和軟件兩個(gè)方 ...
關(guān)鍵字： ARM FPGA 運(yùn)動(dòng)控制器

基于ARM/FPGA的高速同步數(shù)據(jù)采集方案

　　大多數(shù)的勘探、觀測(cè)工作都是在嚴(yán)苛的環(huán)境中進(jìn)行的，對(duì)數(shù)據(jù)的準(zhǔn)確性、實(shí)時(shí)性都有著較高的要求，并且大多情況 ...
關(guān)鍵字： ARM FPGA 同步數(shù)據(jù)采集

后發(fā)者如何制人？Altera與ARM戰(zhàn)略合作細(xì)節(jié)公布

　　2012年12月13日，Altera聯(lián)合ARM召開(kāi)發(fā)布會(huì)，共同宣布發(fā)售其首款28nm FPGA SoC器件，包含雙核ARM Cortex-A9 800MHz處理器，此時(shí)，賽靈思的類似產(chǎn)品Zynq已經(jīng)發(fā)售一年有余。　　客觀來(lái)說(shuō)，Altera的SoC產(chǎn)品進(jìn)展比賽靈思緩慢許多，2010年，賽靈思就放出了與ARM合作開(kāi)發(fā)下一代SoC器件的消息，而與之對(duì)應(yīng)的Altera只是公布了與MIPS的合作藍(lán)圖，又聯(lián)合Intel宣布X86與FPGA的融合技術(shù)，直到2011年年中，Altera與ARM的合作計(jì)劃才姍姍來(lái)遲
關(guān)鍵字： Altera FPGA

NI推出軟件定義的無(wú)線電模塊用于最先進(jìn)的5G無(wú)線研究

美國(guó)國(guó)家儀器公司(National Instruments, 簡(jiǎn)稱 NI)近日發(fā)布用于NI FlexRIO的NI 5791射頻收發(fā)儀適配器模塊，目前多個(gè)機(jī)構(gòu)都在使用該收發(fā)儀進(jìn)行5G技術(shù)最前沿的項(xiàng)目研究。該模塊搭配N(xiāo)I FlexRIO FPGA，用于實(shí)時(shí)、用戶設(shè)計(jì)的處理，形成了一個(gè)強(qiáng)大的SDR解決方案。
關(guān)鍵字： NI FPGA 軟件

Adaboost算法的FPGA實(shí)現(xiàn)與性能分析

引言　　Adaboost 算法是Freund 和Schapire 于1995 年提出的，全稱為Adaptive Boosting。它是 Boosting 算法的改進(jìn)，意為該算法通過(guò)機(jī)器訓(xùn)練與學(xué)習(xí)不斷自適應(yīng)地調(diào)整假設(shè)的錯(cuò)誤率，這種靈活性使得Adaboost 算法很容易
關(guān)鍵字： Adaboost FPGA 算法性能分析

基于FPGA的數(shù)字秒表設(shè)計(jì)與仿真

基于FPGA的數(shù)字秒表設(shè)計(jì)與仿真,數(shù)字集成電路作為當(dāng)今信息時(shí)代的基石，不僅在信息處理、工業(yè)控制等生產(chǎn)領(lǐng)域得到普及應(yīng)用，并且在人們的日常生活中也是隨處可見(jiàn)，極大的改變了人們的生活方式。面對(duì)如此巨大的市場(chǎng)，要求數(shù)字集成電路的設(shè)計(jì)周期盡可能
關(guān)鍵字：仿真設(shè)計(jì) 數(shù)字秒表 FPGA 基于

基于FPGA的空間電場(chǎng)信號(hào)采集系統(tǒng)設(shè)計(jì)

提出一種基于FPGA的空間電場(chǎng)信號(hào)數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)方案，F(xiàn)PGA為主控制器控制A／D采樣和同步422發(fā)送。X，Y，Z三個(gè)方向的空間電場(chǎng)信號(hào)經(jīng)過(guò)信號(hào)處理和A／D采樣，在FPGA片內(nèi)濾波劃分為不同的頻段，通過(guò)同步422接口發(fā)送到后續(xù)設(shè)備。該系統(tǒng)性能可靠穩(wěn)定，致力于應(yīng)用在探空火箭有效載荷——箭載電場(chǎng)儀上，對(duì)其他電場(chǎng)信號(hào)采集與處理系統(tǒng)也有一定的應(yīng)用價(jià)值。
關(guān)鍵字： FPGA 空間電場(chǎng)信號(hào) 采集系統(tǒng)設(shè)計(jì)

基于FPGA的雙向多路信號(hào)光纖傳輸組件設(shè)計(jì)

多路信號(hào)的光纖傳輸在新型產(chǎn)品的研制中得到了越來(lái)越廣泛的應(yīng)用，文章首先介紹了基于FPGA的雙向多路信號(hào)光纖傳輸組件的工作原理，在此基礎(chǔ)上設(shè)計(jì)了光纖傳輸組件的硬件結(jié)構(gòu)和基于FPGA的軟件結(jié)構(gòu)，設(shè)計(jì)了光驅(qū)動(dòng)電路和光接收電路，最后通過(guò)實(shí)驗(yàn)驗(yàn)證了雙向多路信號(hào)光纖傳輸組件設(shè)計(jì)的正確性。
關(guān)鍵字： FPGA 多路信號(hào) 光纖傳輸

基于FPGA的微電網(wǎng)并網(wǎng)控制器的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)微電網(wǎng)與大電網(wǎng)能量交互的問(wèn)題，設(shè)計(jì)了一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)實(shí)現(xiàn)的微電網(wǎng)并網(wǎng)控制器。該并網(wǎng)控制器以ADS7864芯片為核心實(shí)現(xiàn)數(shù)據(jù)的的同步采樣；同時(shí)，根據(jù)鎖相原理，研究了一種改進(jìn)的基于同步空間坐標(biāo)變換的鎖相控制算法，給出了鎖相環(huán)模塊中濾波器和PI調(diào)節(jié)器參數(shù)的設(shè)汁方法。通過(guò)Matlab／Simulink仿真分析驗(yàn)證了鎖相環(huán)的有效性，最后研制出基于FPGA實(shí)現(xiàn)的并網(wǎng)控制器并應(yīng)用于微電網(wǎng)實(shí)驗(yàn)平臺(tái)。實(shí)驗(yàn)表明該控制器能實(shí)現(xiàn)快速準(zhǔn)確的數(shù)據(jù)采集和鎖相控制，從而實(shí)現(xiàn)微電網(wǎng)的平滑并網(wǎng)。
關(guān)鍵字： FPGA 微電網(wǎng) 并網(wǎng) 控制器

基于OpenBus系統(tǒng)的FPGA嵌入式設(shè)計(jì)與實(shí)現(xiàn)

隨著FPGA技術(shù)的發(fā)展，F(xiàn)PGA設(shè)計(jì)已不再只是硬件電路的設(shè)計(jì)，而是包含處理器、外國(guó)組件和接口邏輯在內(nèi)的完整數(shù)字系統(tǒng)，同時(shí)在處理器中編程完成嵌入式代碼的FPGA“軟”設(shè)計(jì)。與傳統(tǒng)的主要基于硬件描述語(yǔ)言進(jìn)行FPGA設(shè)計(jì)井發(fā)不同，本文在電路設(shè)計(jì)軟件Altium Desi gner開(kāi)發(fā)環(huán)境下，結(jié)合Xilinx公司的ISE設(shè)計(jì)軟件，在Altium Designer的創(chuàng)新電子設(shè)計(jì)平臺(tái)NanoBoard 3000上，設(shè)計(jì)實(shí)現(xiàn)了基于Altium Designer特有的系統(tǒng)級(jí)設(shè)計(jì)方法OpenBus系
關(guān)鍵字： OpenBus FPGA 系統(tǒng) 嵌入式設(shè)計(jì)

共6384條 193/426 |‹ « 191 192 193 194 195 196 197 198 199 200 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]