通過可定制單芯片系統(tǒng)提高光伏逆變器的效率(下)

　　采用cSoC實(shí)現(xiàn)的設(shè)計(jì)技術(shù)

　　先進(jìn)PV逆變器的大部分控制主要為信號(hào)處理。采用cSoC內(nèi)的可編程結(jié)構(gòu)，通過使用硬件加速技術(shù)，可增加計(jì)算能力，實(shí)現(xiàn)在嵌入式微控制器中無法切實(shí)實(shí)現(xiàn)的任何所需的DSP功能。實(shí)質(zhì)上，通過FPGA結(jié)構(gòu)的高度并行的特性來完成運(yùn)算協(xié)處理。

　　快速傅里葉變換(Fast Fourier transform，F(xiàn)FT)是一項(xiàng)常用技術(shù)，用于過濾和清潔PV系統(tǒng)中逆變器的輸出信號(hào)，基于總體諧波失真(total harmonic distortion，THD)實(shí)施信號(hào)質(zhì)量分析。然后將結(jié)果與電網(wǎng)波形進(jìn)行比較，并相應(yīng)地進(jìn)行調(diào)整。可以使用嵌入式處理器，比如ARMCortex-M3處理器，或使用可編程序邏輯來實(shí)施FFT算法。這通常可在數(shù)十微秒內(nèi)測量硬件實(shí)現(xiàn)的性能，而在微控制器中執(zhí)行時(shí)，則需要數(shù)百微秒。無論何種情況，所要求的性能與設(shè)計(jì)相關(guān)(design-dependent)，因此，可以選擇硬件或軟件實(shí)現(xiàn)方案是一個(gè)優(yōu)勢。僅僅可在結(jié)合了嵌入式處理器和可編程序邏輯的cSoC中找到這樣的靈活性。

　　對(duì)于有效控制功率開關(guān)元件，比如IGBT和MOSFET，PWM是必要的。由于存在著不同的PWM實(shí)施方案，因而選擇取決于系統(tǒng)需求。例如，在一個(gè)要求小占位面積的系統(tǒng)中，由于空間限制，可以利用資源共享技術(shù)，使用一個(gè)在數(shù)兆赫茲(multi-MHz)范圍頻率運(yùn)行的高性能PWM狀態(tài)機(jī)——這項(xiàng)技術(shù)非常適合在可編程序邏輯中實(shí)施。

　　采用資源共享，通過分析逆變器輸出與電網(wǎng)供電波形的比較，在反饋回路中可以控制PWM輸入。而后，高頻PWM輸出被輸入到FIFO中，控制數(shù)KHz范圍的開關(guān)元件。此項(xiàng)設(shè)計(jì)技術(shù)還適用于單一器件控制多個(gè)開關(guān)電源的應(yīng)用，比如多個(gè)微逆變器(microinverter)包含在單一封裝中的小型逆變器(mini-inverter)。相反地，在具有嚴(yán)格的功率預(yù)算要求的系統(tǒng)中，所用方法是將板級(jí)PWM器件集成在多個(gè)片上低頻PWM通道中。此方法立即降低了片外(off-chip)電源要求，并允許設(shè)計(jì)人員按照系統(tǒng)規(guī)范來定制PWM通道的精確數(shù)目和開關(guān)特性。此外，cSoC的可編程序結(jié)構(gòu)允許設(shè)計(jì)人員實(shí)現(xiàn)應(yīng)用所需的PWM通道的精確數(shù)目和配置。

　　高效低功率SmartFusion cSoC用于PV逆變器系統(tǒng)管理

　　美高森美提供一系列適合各級(jí)PV系統(tǒng)的產(chǎn)品，允許設(shè)計(jì)人員創(chuàng)建高度優(yōu)化的可靠的并具有成本效益的低功率解決方案，根據(jù)特殊應(yīng)用而定制，同時(shí)滿足所有的標(biāo)準(zhǔn)和法規(guī)。

　　美高森美利用FPGA和SoC的傳統(tǒng)優(yōu)勢，通過SmartFusion cSoC(圖3)提升至另一個(gè)水平?！　?/p>

 

　　將SmartFusion的核心用作硬件加速器

　　PV控制器應(yīng)用的設(shè)計(jì)人員可使用微控制器連同通用的FPGA作為他/她的解決方案平臺(tái)。然而，在PV應(yīng)用中，需要DSP算法來控制功率因數(shù)校正，并將總體諧波失真從DC至AC轉(zhuǎn)換中去除。微控制器可作為信號(hào)處理算法的主機(jī)，但任何對(duì)性能的需求將很快超過微控制器的帶寬，此外，信號(hào)處理算法將與主應(yīng)用程序爭奪處理器資源。

　　另一個(gè)方法是在硬件中實(shí)施所需要的DSP功能，構(gòu)建DSP協(xié)處理器，與嵌入式微處理器一起運(yùn)行。在這個(gè)替代方案中，將協(xié)處理器構(gòu)建在cSoC的可編程序邏輯核心中。每當(dāng)需要一個(gè)信號(hào)處理功能時(shí)，嵌入式微處理器呼叫協(xié)處理器，從微處理器中卸去此任務(wù)負(fù)載，同時(shí)達(dá)到所需要的信號(hào)處理能力。