fpga 文章進(jìn)入fpga技術(shù)社區(qū)

基于EMIF接口的DSP控制系統(tǒng)設(shè)計(jì)

摘要：提出一種DSP通過EMIF接口控制復(fù)雜系統(tǒng)的方案。通過將DSP芯片連接多片F(xiàn)PGA,并利用FPGA與各種外部芯...
關(guān)鍵字： EMIF接口控制系統(tǒng) FPGA

基于FPGA的數(shù)字視頻接口轉(zhuǎn)換器設(shè)計(jì)

摘要：針對(duì)數(shù)字視頻在某型仿真測(cè)試設(shè)備中的實(shí)際應(yīng)用需求，研究了一種從DVI視頻接口到CameraLink視頻接口轉(zhuǎn)換的...
關(guān)鍵字： FPGA 數(shù)字視頻接口轉(zhuǎn)換器

FPGA設(shè)計(jì)風(fēng)格經(jīng)驗(yàn)談

在進(jìn)行FPGA設(shè)計(jì)時(shí)，有很多需要我們注意的地方。具有好的設(shè)計(jì)風(fēng)格才能做出好的設(shè)計(jì)產(chǎn)品，這一點(diǎn)是毋庸置疑的。那么，接下來，小編就帶大家一起來看看，再進(jìn)行FPGA設(shè)計(jì)時(shí)，我們都要注意哪些呢?一.命名風(fēng)格：1不要用關(guān)鍵
關(guān)鍵字： FPGA 經(jīng)驗(yàn)談

高階QAM定時(shí)同步的MATLAB仿真及其FPGA實(shí)現(xiàn)

目前，基于軟件無線電的數(shù)字接收機(jī)，其定時(shí)同步主要采用異步采樣恢復(fù)，即采樣時(shí)鐘獨(dú)立工作，通過估算定時(shí)誤差，控制內(nèi)插濾波器內(nèi)插出最佳采樣時(shí)刻的值。常用的定時(shí)誤差估計(jì)算法主要有：遲早門算法、米勒-穆雷算法、G
關(guān)鍵字： MATLAB FPGA QAM 定時(shí)同步

基于FPGA的DisplayPort設(shè)計(jì)與實(shí)現(xiàn)

數(shù)家業(yè)界主要的平板電視及顯示技術(shù)公司紛紛宣布推出高清 3D 電視和令人驚艷的4K x 2K LCD 顯示器，從而可將用戶家中、車內(nèi)或移動(dòng)設(shè)備上的電視、顯示器以及其他電子設(shè)備之間需要交換的數(shù)據(jù)量顯著提升至前所未有的水平
關(guān)鍵字： DisplayPort FPGA

基于FPGA和單片機(jī)的多功能計(jì)數(shù)器設(shè)計(jì)

一、系統(tǒng)方案　　方案1：采用中小規(guī)模數(shù)字電路構(gòu)成系統(tǒng)，由計(jì)數(shù)器構(gòu)成主要的測(cè)量模塊。用定時(shí)器組成主要的控制 ...
關(guān)鍵字： FPGA 單片機(jī) 多功能計(jì)數(shù)器

提高FPGA處理總線性能的RapidIO節(jié)點(diǎn)設(shè)計(jì)

1 引言　　在傳統(tǒng)的嵌入式多處理器系統(tǒng)中，處理器之間的互連是通過分時(shí)共享總線來實(shí)現(xiàn)的，所有通信爭用總線帶 ...
關(guān)鍵字： FPGA 處理總線 RapidIO

Mouser提供業(yè)界領(lǐng)先的Altera Cyclone V低功耗FPGA

Mouser Electronics正在備貨Altera公司業(yè)界領(lǐng)先的28-nm Cyclone? V FPGA。 Cyclone V FPGA結(jié)合了高性能、業(yè)界最低的操作功耗以及系統(tǒng)成本，是工業(yè)、無線、有線、廣播和汽車應(yīng)用的理想選擇。
關(guān)鍵字： Mouser FPGA Altera Cyclone V

28nm高端FPGA如何實(shí)現(xiàn)功耗和性能的平衡？

從工藝選擇到設(shè)計(jì)直至投產(chǎn)，設(shè)計(jì)人員關(guān)注的重點(diǎn)是以盡可能低的功耗獲得最佳性能。Altera在功耗和性能上的不斷創(chuàng)新，那其28nm高端FPGA如何實(shí)現(xiàn)功耗和性能的平衡?具體有何優(yōu)勢(shì)?從工藝選擇到設(shè)計(jì)直至投產(chǎn)，設(shè)計(jì)人員關(guān)注
關(guān)鍵字： FPGA 28 nm 功耗

基于FPGA的帶寄存器尋址SPI接口設(shè)計(jì)

隨著物聯(lián)網(wǎng)技術(shù)的發(fā)展，硬件間的相互通信速度要求越來越快。文中給出了采用Verilog HDL語言以有限狀態(tài)機(jī)的形式，在FPGA中實(shí)現(xiàn)對(duì)帶寄存器尋址的SP[接口控制的方法：同時(shí)介紹了通過SPI接口的結(jié)構(gòu)和工作原理，提出了所設(shè)計(jì)的SPI接口要求，并通過Modelsim SE 6．5仿真軟件進(jìn)行了仿真實(shí)驗(yàn)，得到了符合設(shè)計(jì)要求的仿真波形，且在FPGA開發(fā)板上得到了正確驗(yàn)證，證明該設(shè)計(jì)可應(yīng)用于帶寄存器尋址的SPI接口配置。
關(guān)鍵字： FPGA SPI 寄存器尋址

基于ARMS和FPGA的嵌入式數(shù)控系統(tǒng)設(shè)計(jì)

提出了一種基于ARM和FPGA的嵌入式數(shù)控系統(tǒng)設(shè)計(jì)方案。詳細(xì)介紹了ARM系統(tǒng)的軟硬件設(shè)計(jì)，基于FPGA的硬件精插補(bǔ)實(shí)現(xiàn)方法以及數(shù)控系統(tǒng)的加減速控制策略。該系統(tǒng)將ARM運(yùn)行速度快、計(jì)算精度高的優(yōu)點(diǎn)和FPGA內(nèi)部邏輯的在線可重構(gòu)性等特點(diǎn)相結(jié)合，提高了資源利用率和實(shí)時(shí)性，增強(qiáng)了數(shù)控系統(tǒng)的靈活性。仿真和實(shí)踐結(jié)果表明，整個(gè)控制系統(tǒng)具有實(shí)時(shí)性好、低成本、高性能等優(yōu)點(diǎn)。
關(guān)鍵字： ARM FPGA 數(shù)控系統(tǒng) 插補(bǔ)

基于FPGA的交通路口車流量檢測(cè)方法研究

為了使車流在交通路口順暢通過，通常需要統(tǒng)計(jì)一個(gè)交通信號(hào)燈周期內(nèi)的車流量，以實(shí)現(xiàn)交通信號(hào)燈的自動(dòng)配時(shí)。文中提出了一種交通路口的車流量檢測(cè)算法。通過在道路前方設(shè)置檢測(cè)線，進(jìn)而統(tǒng)計(jì)檢測(cè)線灰度變化的情況，即可統(tǒng)計(jì)出通過的車流量。并對(duì)其進(jìn)行FPGA的硬件仿真。實(shí)驗(yàn)結(jié)果表明，此方法實(shí)現(xiàn)簡單，運(yùn)算處理速度快，能夠得到較滿意的結(jié)果。
關(guān)鍵字： FPGA 交通路口車流量檢測(cè) 方法研究

Altera收購電源技術(shù)創(chuàng)新者Enpirion

　　2013年5月15號(hào)，北京 ——Altera公司(NASDAQ: ALTR) 今天宣布，該公司已經(jīng)簽署了收購 Enpirion, Inc. 的最終合并協(xié)議。Enpirion 是業(yè)界領(lǐng)先的高效集成電能轉(zhuǎn)換產(chǎn)品(即電源單芯片系統(tǒng) (PowerSoC))供應(yīng)商。 Altera 的 FPGA(現(xiàn)場(chǎng)可編程門陣列)與 Enpirion 的電源單芯片系統(tǒng)相結(jié)合，將有助于客戶增強(qiáng)性能、降低系統(tǒng)功耗、提高可靠性、減小產(chǎn)品體積以及加快產(chǎn)品上市。　　Altera公司總裁、首席執(zhí)行官兼
關(guān)鍵字： Altera FPGA

基于FPGA的多功能LCD顯示控制器設(shè)計(jì)

通過對(duì)LCD1602／LCD12864顯示模塊控制時(shí)序和指令集的對(duì)比分析，利用Verilog HDL描述語言完成了多功能LCD顯示控制模塊的IP核設(shè)計(jì)，所設(shè)計(jì)的LCD顯示控制器具有很好的可移植性，只需通過端口的使能參數(shù)配置便可以驅(qū)動(dòng)LCD1602／LCD12864模塊實(shí)現(xiàn)字符或圖形的實(shí)時(shí)顯示，并且該多功能LCD控制器的可行性也在CycloneⅡ系列的EP2C5T144C8 FPGA芯片上得到了很好的驗(yàn)證。
關(guān)鍵字： FPGA LCD 多功能顯示控制器

基于FPGA的DDR2 SDRAM存儲(chǔ)器用戶接口設(shè)計(jì)

使用功能強(qiáng)大的FPGA來實(shí)現(xiàn)一種DDR2 SDRAM存儲(chǔ)器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲(chǔ)控制器，由于該公司出產(chǎn)的這種存儲(chǔ)控制器具有很高的效率，使用也很廣泛，可知本設(shè)計(jì)具有很大的使用前景。本設(shè)計(jì)通過采用多路高速率數(shù)據(jù)讀寫探作仿真驗(yàn)證，可知其完全可以滿足時(shí)序要求，由綜合結(jié)果可知其使用邏輯資源很少，運(yùn)行速率很高，基本可以滿足所有設(shè)計(jì)需要。
關(guān)鍵字： SDRAM FPGA DDR2 存儲(chǔ)器

共6384條 184/426 |‹ « 182 183 184 185 186 187 188 189 190 191 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]