首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-to-asic

fpga-to-asic 文章 最新資訊

基于FPGA的系統(tǒng)易測試性的研究

  • 基于FPGA的系統(tǒng)易測試性的研究,引 言
    　　現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計
  • 關(guān)鍵字： 研究  測試  系統(tǒng)  FPGA  基于  

基于FPGA的串口屏方案應(yīng)用

  • 本文主要介紹一個基于串口屏、M0單片機、微打模塊、讀卡模塊的充電樁應(yīng)用方案。此方案模擬了真實充電樁的絕大部分功能，通過使用本方案，設(shè)備制造商便能在短周期內(nèi)完成整個充電樁的設(shè)計，迅速占領(lǐng)市場并取得成功。
  • 關(guān)鍵字： FPGA  單片機  TinyM0-CAN  201109  

使用Xilinx公司的Spartan-6 FPGA作DDR芯片測試

  • 使用Xilinx公司的Spartan-6 FPGA系列芯片所提供的MCB，在生成控制模塊時設(shè)置不同參數(shù)，可以輕而易舉的實現(xiàn)對不同型號的DDR存儲芯片的測試，數(shù)據(jù)率可高達(dá)800Mb/s以上。由于時間利用率比使用計算機主板測試DDR芯片高得多，所以可以極大地節(jié)約測試時間。
  • 關(guān)鍵字： Xilinx  FPGA  DDR  201109  

Altera推出業(yè)界第一款Serial RapidIO Gen2解決方案

  • 2011年9月27號，北京——Altera公司 (NASDAQ: ALTR) 今天宣布，開始提供業(yè)界第一款基于Serial RapidIO Gen2 FPGA的解決方案，進一步提高下一代3G和4G無線基站的帶寬，鏈路更加靈活。Altera成功的實現(xiàn)了Stratix IV GX FPGA中的RapidIO MegaCore 功能IP內(nèi)核與集成器件技術(shù)公司 (IDT) Serial RapidIO Gen 2交換機的互操作性。Altera成熟的Serial RapidIO Gen2解決方案為高性能通信系統(tǒng)中
  • 關(guān)鍵字： Altera  FPGA  

基于FPGA的信號發(fā)生器設(shè)計

  • 基于FPGA的信號發(fā)生器設(shè)計,以FPGA 芯片為載體， 通過QuartusII 的LPM_ROM 模塊和VHDL 語言為核心設(shè)計一個多功能信號發(fā)生器，根據(jù)輸入信號的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號，通過QuartusII 軟件進行波形仿
  • 關(guān)鍵字： 設(shè)計  信號發(fā)生器  FPGA  基于  

LabVIEW FPGA模塊實現(xiàn)FIFO深度設(shè)定

  • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明，采用該方法設(shè)定的FIFO深度能夠
  • 關(guān)鍵字： LabVIEW  FPGA  FIFO  模塊    

FPGA與GPS_OEM板的UART設(shè)計

  • 本文提出了一種基于FPGA的嵌入式UART模塊化設(shè)計方法，通過UART實現(xiàn)了FPGA與GPS_OEM板之間的數(shù)據(jù)通信?；赩HDL語言，通過有限狀態(tài)機，將UART模塊集成到FPGA上，給出了系統(tǒng)的功能仿真結(jié)果，驗證了系統(tǒng)設(shè)計的正確性，增強了設(shè)計的靈活性。
  • 關(guān)鍵字： FPGA  UART  201109  

基于MCU+FPGA的航空總線接口板測試平臺設(shè)計

  • 設(shè)計的航空總線接口板測試平臺滿足通用設(shè)備CAN總線、RS485差分電平異步總線及LVDS差分電平異步總線數(shù)據(jù)傳輸要求。通過對各模塊功能分析，在仿真軟件中通過功能仿真驗證，并在工程應(yīng)用中得到驗證。此設(shè)計通過RS232接口連接上位機實現(xiàn)數(shù)據(jù)收發(fā)，并能對CAN總線及高速異步總線參數(shù)進行動態(tài)配置。
  • 關(guān)鍵字： CAN  FPGA  MCU  201109  

DSP和FPGA構(gòu)成的感應(yīng)發(fā)電機勵磁控制系統(tǒng)

FPGA低功耗設(shè)計的小提示

  • FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的...
  • 關(guān)鍵字： 低功耗  FPGA  

基于FPGA原型設(shè)計 能為您做些什么？

  • 作為基于FPGA原型方法的擁護者，有人可能會認(rèn)為我們只片面地看到了這種方法的優(yōu)點，而對其缺陷視而不見。但那...
  • 關(guān)鍵字： FPGA  原型設(shè)計  

利用FPGA的DSP功能提高圖像處理的實例

  • intevac是商用和軍用市場光學(xué)產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā)，該產(chǎn)品是高...
  • 關(guān)鍵字： 可配置軟核處理器  FPGA  DSP  

LEON2應(yīng)用于DCPU的FPGA仿真

  • LEON2應(yīng)用于DCPU的FPGA仿真,近年來，隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展，新型數(shù)字機頂盒可以有效利用我國巨大的有線電視網(wǎng)絡(luò)資源，完成視頻點播、數(shù)字電視的接收及接入Internet等綜合業(yè)務(wù)功能。　

    1 數(shù)字機頂盒總體設(shè)計方案　
  • 關(guān)鍵字： 仿真  FPGA  DCPU  應(yīng)用  LEON2  

AMD延攬Paul Struhsaker掌商用企業(yè)部門兵符

  • 　　AMD(AMD-US)日前宣布，原任產(chǎn)品事業(yè)群總經(jīng)理Rick Bergman已離開AMD，其職缺將由AMD總裁暨執(zhí)行長Rory Read暫代其職位，同時AMD也宣布延攬前Comcast資深副總裁Paul Struhsaker，擔(dān)任AMD全球副總裁暨商用企業(yè)部門總經(jīng)理，帶領(lǐng)新成立的商用企業(yè)部門(Commercial Business Division)。 　
  • 關(guān)鍵字： AMD  FPGA  

基于FPGA的視頻應(yīng)用OSD設(shè)計

  • 基于FPGA的視頻應(yīng)用OSD設(shè)計,近年來，數(shù)字視頻監(jiān)控系統(tǒng)在銀行、高速公路、樓宇等各個領(lǐng)域取得了廣泛的應(yīng)用。在數(shù)字視頻監(jiān)控系統(tǒng)中，OSD(On Screen Display)技術(shù)是不可或缺的部分。OSD為用戶提供友好的人機界面，能夠使用戶獲得更多的附加信息。系
  • 關(guān)鍵字： OSD  設(shè)計  應(yīng)用  視頻  FPGA  基于  
共6811條 268/455 |‹ « 266 267 268 269 270 271 272 273 274 275 » ›|

fpga-to-asic介紹

您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA-to-ASIC    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473