EEPW首頁(yè) >>
主題列表 >>
fpga-to-asic
fpga-to-asic 文章 進(jìn)入fpga-to-asic技術(shù)社區(qū)
FPGA單片機(jī)帶你領(lǐng)略如何實(shí)現(xiàn)多機(jī)串行通信網(wǎng)絡(luò)
- 隨著電子技術(shù)和EDA技術(shù)的發(fā)展,F(xiàn)PGA技術(shù)以其獨(dú)有的優(yōu)勢(shì),在電子設(shè)計(jì)領(lǐng)域得到越來越廣泛的應(yīng)用。FPGA具有集成度...
- 關(guān)鍵字: FPGA 單片機(jī) 串行通信網(wǎng)絡(luò)
比特幣礦工忙,臺(tái)積電受惠大
- 中國(guó)人行不承認(rèn)比特幣(Bitcoin)為交易貨幣,但比特幣在PayPal等網(wǎng)站上仍可使用,全球仍有許多「礦工」投入挖礦行列。由于專業(yè)「挖礦機(jī)」需要強(qiáng)大的平行運(yùn)算功能來進(jìn)行比特幣挖礦,高階繪圖晶片及專用特殊應(yīng)用晶片(ASIC)需求強(qiáng)勁,臺(tái)積電(2330)受惠最大。 比特幣的發(fā)行不需透過第三方單位,而是由蘊(yùn)藏比特幣的礦山,每10分鐘主動(dòng)產(chǎn)生一個(gè)區(qū)塊,只要完成區(qū)塊內(nèi)數(shù)據(jù)運(yùn)算,就可獲得比特幣。由于比特幣每4年的每一區(qū)域產(chǎn)量將減少一半,現(xiàn)在每區(qū)域只能生產(chǎn)25個(gè)比特幣,所以參與運(yùn)算的「礦工」,就得利用專業(yè)「
- 關(guān)鍵字: 臺(tái)積電 ASIC
基于CPCI接口的AFDX終端測(cè)試板卡通訊模塊設(shè)計(jì)研究

- 本文在研究航空全雙工交換式以太網(wǎng)(Avionics Full Duplex Switched Ethernet,AFDX)實(shí)時(shí)傳輸協(xié)議的基礎(chǔ)上,分析了基于CPCI接口的雙冗余AFDX終端測(cè)試系統(tǒng)通訊模塊的設(shè)計(jì)原理,重點(diǎn)介紹了支持熱插拔的CPCI接口電源電路分析、FPGA與PCI9030接口模塊時(shí)序分析和在Windriver軟件環(huán)境下的驅(qū)動(dòng)程序的開發(fā),為AFDX上位機(jī)底層驅(qū)動(dòng)接口的開發(fā)和軟件界面的開發(fā)以及AFDX交換機(jī)的研發(fā)打下了良好的基礎(chǔ)。
- 關(guān)鍵字: CPCI AFDX FPGA 以太網(wǎng) PHY 201401
雙天線GPS/SINS組合導(dǎo)航系統(tǒng)設(shè)計(jì)

- 本系統(tǒng)作為淺組合導(dǎo)航系統(tǒng)的一種,利用了雙天線定向GPS與光纖陀螺的組合,以基于DSP+FPGA多處理器結(jié)構(gòu)作為導(dǎo)航計(jì)算機(jī)平臺(tái),在原有的位置與速度基礎(chǔ)上加入了姿態(tài)作為第三個(gè)量測(cè)量,應(yīng)用卡爾曼濾波算法將GPS姿態(tài)信息作為對(duì)慣性導(dǎo)航系統(tǒng)數(shù)據(jù)的初始值和修正。設(shè)計(jì)的系統(tǒng)通過跑車實(shí)驗(yàn)驗(yàn)證后表明達(dá)到了設(shè)計(jì)要求,具有實(shí)時(shí)性好,運(yùn)算精度高等優(yōu)點(diǎn)。
- 關(guān)鍵字: GPS SINS 導(dǎo)航系統(tǒng) FPGA 卡爾曼濾波 201401
OTN幀頭定位電路優(yōu)化研究

- 在OTN幀結(jié)構(gòu)中,Serdes在從高速的串行數(shù)據(jù)中恢復(fù)出數(shù)據(jù)后,數(shù)據(jù)只是按順序以64bit為寬度重新放置,并沒有按字節(jié)對(duì)齊,所以后續(xù)電路無法直接使用這樣的數(shù)據(jù)。需要幀頭定位電路找到幀頭后,把所有的數(shù)據(jù)按字節(jié)對(duì)齊。但是將OTN數(shù)據(jù)轉(zhuǎn)換為并行的數(shù)據(jù)后,存在著數(shù)據(jù)速率高,位寬大的問題。在ASIC或FPGA中,大量的大位寬的數(shù)據(jù),是不容易運(yùn)行在較高的速率下的。所以需要對(duì)幀定位電路進(jìn)行簡(jiǎn)化,以使得電路在大位寬時(shí),仍然能夠進(jìn)行高速運(yùn)行。研究了OTN數(shù)據(jù)的幀結(jié)構(gòu)后,提出了一種適合于高速率的、大位寬的處理電路。
- 關(guān)鍵字: OTN FPGA Serdes ASIC 幀定位 201401
fpga-to-asic介紹
您好,目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
