首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

基于FPGA快速A 律壓縮編碼的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要:本文針對A律13折線法的算法特點(diǎn)，提出一種并行數(shù)據(jù)處理算法，實(shí)現(xiàn)了編碼的流水線操作。運(yùn)用VHDL語言將其在FPGA中實(shí)現(xiàn)，借助quartus II6.0平臺進(jìn)行驗(yàn)證，并對驗(yàn)證結(jié)果進(jìn)行分析，評估了系統(tǒng)的性能，證實(shí)了該算法的
  • 關(guān)鍵字： FPGA  壓縮編碼    

基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

  • 摘要：基于常用的MEMS慣性器件微型加速度計(jì)，介紹一種采用ARM和FPGA架構(gòu)來采集加速度數(shù)值的設(shè)計(jì)方案，微加速度計(jì)的模擬輸出信號經(jīng)A／D芯片轉(zhuǎn)換后由FPGA進(jìn)行處理和緩存，然后ARM接收FPGA的輸出數(shù)據(jù)并對數(shù)據(jù)進(jìn)行顯示和
  • 關(guān)鍵字： FPGA  ARM  微加速度計(jì)  數(shù)據(jù)采集    

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

  • 采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì),概述：介紹一種基于FPGA的可編程電壓源系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。采用FPGA為控制芯片，應(yīng)用QuartusⅡ軟件和硬件描述語言為工具，通過數(shù)／模轉(zhuǎn)換和運(yùn)放把數(shù)字信號轉(zhuǎn)換成模擬電壓信號。實(shí)驗(yàn)表明，該系統(tǒng)操作靈活方便，穩(wěn)定性強(qiáng)
  • 關(guān)鍵字： 原理  設(shè)計(jì)  系統(tǒng)  電壓  FPGA  可編程  采用  

基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法

  • 基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法,　FPGA近年來在越來越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時(shí)間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研
  • 關(guān)鍵字： 設(shè)計(jì)開發(fā)  故障  方法  FPGA  解決  EDA  仿真技術(shù)  基于  

采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)方案

  • 采用FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)方案,眾所周知眼晴是“心靈之窗”，而對于突然失去或從未擁有過“心靈之窗”的盲人來說，生活上的困難與心理上的痛苦是可想而知的。他們的衣食住行存在諸多不便，而在出行與人際交往中遇到的困難更加突出，基于此設(shè)計(jì)了智
  • 關(guān)鍵字： 設(shè)計(jì)  方案  智能  技術(shù)  FPGA  采用  

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì)

  • 采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì),VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言，是集行為描述、RTL
  • 關(guān)鍵字： 優(yōu)化  原理  設(shè)計(jì)  電路  語言  CPLD/FPGA  VHDL  采用  

高清晰LCD HDTV中使用Cyclone III FPGA技術(shù)

  • 高清晰LCD HDTV中使用Cyclone III FPGA技術(shù),當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實(shí)現(xiàn)這
  • 關(guān)鍵字： III  FPGA  技術(shù)  Cyclone  使用  LCD  HDTV  高清晰  

MATLAB DSP在無傳感器矢量控制中的應(yīng)用

  • MATLAB DSP在無傳感器矢量控制中的應(yīng)用,1.引言 　　Matlab是一個(gè)強(qiáng)大的分析、計(jì)算和可視化工具，特別適用于控制系統(tǒng)的分析和模擬，但由于其依賴的平臺是計(jì)算機(jī)及其 CPU，因而由于 CPU系統(tǒng)功耗的原因，使得 MATLAB程序的執(zhí)行速度相對于高速信號的輸入/輸出顯
  • 關(guān)鍵字： 控制  應(yīng)用  矢量  傳感器  DSP  MATLAB  

采用JTAG仿真器的DSP中斷檢測處理技術(shù)方案

  • 采用JTAG仿真器的DSP中斷檢測處理技術(shù)方案, 1、引言 　4、DSP/BIOS 應(yīng)用及實(shí)時(shí)性分析 　　4.1 DSP/ BIOS的分析特性：　　程序跟蹤：顯示寫入目標(biāo)日志的事件并在程序執(zhí)行過程忠反映動態(tài)控制流程?！　⌒阅鼙O(jiān)控：跟蹤、統(tǒng)計(jì)目標(biāo)板資源的使用情況?！　∥募鳎簩?/li>
  • 關(guān)鍵字： 處理  技術(shù)  方案  檢測  中斷  JTAG  仿真器  DSP  采用  

采用DSP的聲音采集系統(tǒng)硬件原理及設(shè)計(jì)

  • 采用DSP的聲音采集系統(tǒng)硬件原理及設(shè)計(jì),聲音信號無處不在，同時(shí)也包含著大量的信息。在日常的生產(chǎn)生活中，我們分析聲音信號，便可以簡化過程，得到我們想要的結(jié)果。隨著 DSP芯片的性價(jià)比不斷攀升，使 DSP得以從軍用領(lǐng)域拓展到民用領(lǐng)域，由于 TI公司 DSP500
  • 關(guān)鍵字： 硬件  原理  設(shè)計(jì)  系統(tǒng)  采集  DSP  聲音  采用  

DSP核信號采集系統(tǒng)通訊接口原理及設(shè)計(jì)

  • DSP核信號采集系統(tǒng)通訊接口原理及設(shè)計(jì),　數(shù)字信號處理器的發(fā)展也是日新月異，不僅行指令速度越來越快，而且其功耗也越來越低。許多儀器或檢測設(shè)備都不約而同地將DSP 應(yīng)用到那些數(shù)據(jù)量龐大而且需實(shí)時(shí)傳送數(shù)據(jù)的系統(tǒng)中。核信號數(shù)據(jù)采集系統(tǒng)也不例外，利用 D
  • 關(guān)鍵字： 接口  原理  設(shè)計(jì)  通訊  系統(tǒng)  信號  采集  DSP  

艾科瑞德推出超高速數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000

  • 　　北京艾科瑞德科技日前宣布，其采用業(yè)界頂級超高速10bit 2GSPS ADC的數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000正式上市。該平臺采用兩片10bit 2GSPS ADC完成前端超高速模數(shù)轉(zhuǎn)換，配合兩片Xilinx Virtex-5系列高密度FPGA以及一顆TI高性能定點(diǎn)DSP TMS320C6455作為運(yùn)算核心，集成大容量DDR2、FIFO等高速動態(tài)存儲器，可完成諸如數(shù)字下變頻、多級濾波、數(shù)據(jù)抽取、傅立葉變換等各種復(fù)雜的數(shù)字信號處理應(yīng)用及算法評估。平臺尺寸為6U cPCI工業(yè)標(biāo)準(zhǔn)，接插件上
  • 關(guān)鍵字： 艾科瑞德  ADC  FPGA  數(shù)據(jù)采集處理平臺  

基于DSP的高速激光標(biāo)記控制系統(tǒng)設(shè)計(jì)

  • 基于DSP的高速激光標(biāo)記控制系統(tǒng)設(shè)計(jì),　0 引言　　振鏡掃描式激光標(biāo)記技術(shù)就是通過控制兩片高速振鏡的偏轉(zhuǎn)角, 改變激光的傳播方向, 經(jīng)過F-Theata透鏡在工件表面的聚焦, 在工件表面作標(biāo)記。與傳統(tǒng)的標(biāo)記技術(shù)相比, 它具有適用面廣(對不同材料、形狀的加工表
  • 關(guān)鍵字： 控制系統(tǒng)  設(shè)計(jì)  標(biāo)記  激光  DSP  高速  基于  

IntegrIT加盟Tensilica Xtensions合作伙伴網(wǎng)絡(luò)

  • 　　Tensilica今日宣布，業(yè)界領(lǐng)先的DSP(數(shù)字信號處理)軟件設(shè)計(jì)解決方案供應(yīng)商IntegrIT公司，加盟Tensilica Xtensions合作伙伴網(wǎng)絡(luò)，提供關(guān)鍵的軟件組件，包括用于ConnX基帶引擎、HiFi音頻DSP以及ConnX D2通信DSP的高性能Nature DSP Signal+ 函數(shù)庫。IntegrIT Nature DSP Signal+是協(xié)助實(shí)現(xiàn)典型DSP算法的一套信號處理函數(shù)庫。Nature DSP Signal+ 函數(shù)庫針對ConnX 系列DSP進(jìn)行優(yōu)化，能夠充分利用Co
  • 關(guān)鍵字： Tensilica  DSP  

Altera和Apical交付首個(gè)HD WDR FPGA監(jiān)控應(yīng)用解決方案

  • 　　Altera公司和Apical有限公司今天宣布，為視頻監(jiān)控?cái)z像機(jī)提供世界上第一個(gè)高清晰寬動態(tài)范圍(WDR) CMOS圖像傳感器處理解決方案。在內(nèi)華達(dá)洲拉斯維加斯3月24號到26號舉行的國際安防大會(ISC)西部博覽會上，Altera展示了這一解決方案。Altera和Apical全面的解決方案保證了各種照明條件下優(yōu)異的視頻圖像質(zhì)量，而這是前幾代監(jiān)控?cái)z像機(jī)面臨的主要瓶頸問題。結(jié)合Altera的 Cyclone® III和Cyclone IV FPGA以及Apical的知識產(chǎn)權(quán)(IP)，這一解決方案
  • 關(guān)鍵字： Altera  FPGA  視頻監(jiān)控  CMOS  
共9914條 464/661 |‹ « 462 463 464 465 466 467 468 469 470 471 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473