首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

基于MCU+FPGA模式的RFID讀寫器設(shè)計

  • 　　射頻識別技術(shù)RFID是一種非接觸的自動識別技術(shù)，其基本原理是利用射頻信號和空間耦合（電感和電磁耦合）傳輸特性，實現(xiàn)對被識別物體的自動識別，射頻識別系統(tǒng)一般由兩部分組成，射頻標簽(Tag)和射頻讀寫器(Reader
  • 關(guān)鍵字： 讀寫器  設(shè)計  RFID  模式  MCU  FPGA  基于  

主打模擬和DSP兩大支柱技術(shù)

  • 　　來自于TI的鄭小龍則介紹TI面對近年來半導(dǎo)體的發(fā)展格局，率先優(yōu)化了企業(yè)的戰(zhàn)略組合，主打模擬和DSP兩大支柱技術(shù)，集中資源在這兩個領(lǐng)域力爭獲得更高的利潤。未來，在DSP領(lǐng)域，TI將推動全新的嵌入式處理器(Embeded Processor)概念，瞄準智能監(jiān)控和視頻識別等新興市場，尋求更大發(fā)展空間。 　　鄭小龍 　　在智能監(jiān)控領(lǐng)域，隨著安全觀念的提升，智能監(jiān)控和智能識別技術(shù)必然將全面應(yīng)用到公共安全、金融商業(yè)甚至個人住宅監(jiān)控方面，而個人住宅監(jiān)控將會為半導(dǎo)體企業(yè)創(chuàng)造一個爆發(fā)式的應(yīng)用空間，當然住宅監(jiān)控的
  • 關(guān)鍵字： TI  DSP  嵌入式處理器  

基礎(chǔ)架構(gòu)應(yīng)用成FPGA產(chǎn)業(yè)激增點

  • 　　賽靈思公司全球副總裁兼首席技術(shù)官Ivo Bolsens認為在2010年， FPGA平臺在電子基礎(chǔ)架構(gòu)應(yīng)用中的巨大增長機會，如有線通信、3G和LTE無線部署，這些應(yīng)用一般都要求超過每秒1000 Giga次運算和100 Gbps以上的數(shù)據(jù)包處理速率的高性能DSP處理。綠色IT需要高能效、高性能的計算架構(gòu)，以便充分利用并行計算能力。智能網(wǎng)格將依靠可編程、靈活的設(shè)備和計量儀器。而安防設(shè)備要求復(fù)雜的圖像處理算法。這些計算密集型應(yīng)用非常適合采用當前領(lǐng)先的FPGA所帶來的性能和靈活性優(yōu)勢。2010年，賽靈思將通過新
  • 關(guān)鍵字： Xilinx  FPGA  3G  LTE  

工藝技術(shù)發(fā)展帶給FPGA更多市場空間

  • 　　Altera IC設(shè)計副總裁Bradley Howe認為通信系統(tǒng)、高端測試設(shè)備和軍事通信系統(tǒng)等寬帶應(yīng)用將推動半導(dǎo)體產(chǎn)品的全面發(fā)展。高速互聯(lián)將成為半導(dǎo)體產(chǎn)品最關(guān)鍵、最能突出產(chǎn)品優(yōu)勢的功能，特別是從1 G~11.3 Gbps，高速串行鏈路幾乎是所有市場領(lǐng)域半導(dǎo)體知識產(chǎn)權(quán)(IP)的基本組成。 　　Bradley Howe 　　2010年，Altera主要關(guān)注的領(lǐng)域是工藝技術(shù)應(yīng)用，在收發(fā)器上的業(yè)界領(lǐng)先優(yōu)勢以及FPGA的功耗和復(fù)雜性管理等，以滿足越來越高的寬帶應(yīng)用需求。隨著高級工藝節(jié)點芯片開發(fā)成本的攀升
  • 關(guān)鍵字： Altera  IC設(shè)計  FPGA  

Tensilica靈活配置的DSP助力自主知識產(chǎn)權(quán)

  • 亮相IIC-China 2010,聚焦自主知識產(chǎn)權(quán) Tensilica將于3月15-16日亮相上海IIC-China 2010（國際集成電路研討會暨展覽會）。針對金融危機對半導(dǎo)體產(chǎn)業(yè)的影響、半導(dǎo)體廠商在研發(fā)成本方面的問題以及領(lǐng)先的中國半導(dǎo)體廠商對于自主知識產(chǎn)權(quán)的孜孜追求，Tensilica 在本屆展會上將著重展示其可配置處理器在幫助企業(yè)研發(fā)自主知識產(chǎn)權(quán)方面的卓越表現(xiàn)(展位號：8S35)。Tensilica亞太區(qū)總監(jiān)黃啟弘將在高峰論壇做出“Tensilica靈活配置的DSP,幫您實現(xiàn)自主知
  • 關(guān)鍵字： 自主知識產(chǎn)權(quán)  Xtensa  ConnX DSP IP核  

FPGA主導(dǎo)3D視頻處理市場 ASIC遭遇標準瓶頸

  • 　　在電影《阿凡達》中，當Neytiri救了地球人狀態(tài)的JakeSully時，JakeSully一句深情的“Iseeyou”推動劇情走向最高潮，這句臺詞隨之也被人們廣為傳誦。JakeSully和Neytiri對世界美好的愿望和共同的追求，使雙方互相看到了地球人和納威人之間不可分割的聯(lián)系，而觀眾則通過先進的3D視頻處理技術(shù)，觀賞到了3D電影的逼真效果，感受到這部電影帶來的震撼。 　　FPGA主導(dǎo)3D視頻處理市場 　　《阿凡達》3D電影的熱映，引發(fā)了前所未有的3D熱潮。不僅3D電影
  • 關(guān)鍵字： FPGA  3D視頻  處理  ASIC  

基于DSP的車載GPS／DR組合導(dǎo)航系統(tǒng)硬件設(shè)計

  • 基于DSP的車載GPS／DR組合導(dǎo)航系統(tǒng)硬件設(shè)計　針對低成本組合導(dǎo)航技術(shù)發(fā)展的需要，結(jié)合主要傳感器特點，本文介紹了以浮點DSPTMS320VC33為組合導(dǎo)航算法實現(xiàn)的核心處理器，利用TL16C554進行通信口擴展的GPS/DR組合導(dǎo)航系
  • 關(guān)鍵字： DSP  GPS  車載  組合    

Altera Stratix IV FPGA通過了Interlaken通用性測試

  • 　　Altera公司今天宣布，Stratix ?IV FPGA通過Interlaken聯(lián)盟的器件通用性測試。Altera認證了與使用Interlaken協(xié)議的第三方組件的高性能FPGA接口。Stratix IV GT FPGA通過6.25-Gbps線速通用性測試，是業(yè)界唯一支持10 Gbps線速的Interlaken解決方案。器件通用性測試驗證了Stratix IV FPGA芯片間Interlaken接口，確保它們能夠為下一代無線和固網(wǎng)基礎(chǔ)設(shè)施應(yīng)用迅速提供全包解決方案。 　　Altera使用S
  • 關(guān)鍵字： Altera  Stratix  FPGA  

伺服控制系統(tǒng)中高精度電流采樣的設(shè)計

  • 本文探討了在高精度伺服控制系統(tǒng)中基本控制方案以及電流環(huán)的控制策略。詳細敘述了電流采樣與處理，以及關(guān)鍵件的選型，并給出了實驗結(jié)果。所設(shè)計的伺服驅(qū)動控制器在數(shù)控加工中心進行機械加工測試，得到了微米級加工精度的良好結(jié)果。
  • 關(guān)鍵字： 伺服控制  DSP  電流傳感器  空間矢量控制  LEM  201003  

基于FPGA的嵌入式Linux軟硬件設(shè)計

  • 本文介紹了通過FPGA 內(nèi)部嵌入的Powerpc405處理器，移植嵌入式Linux系統(tǒng)，并和FPGA 協(xié)調(diào)工作的軟硬件實現(xiàn)過程。該系統(tǒng)既發(fā)揮了FPGA并行處理和多接口控制的優(yōu)勢，也有效地融合了Linux系統(tǒng)在程序調(diào)度和穩(wěn)定性方面的優(yōu)勢。
  • 關(guān)鍵字： FPGA  Linux  嵌入式  201003  

采用硬件加速發(fā)揮MicroBlaze處理能力

  • 有許多算法可以轉(zhuǎn)化為純硬件來加速處理器，諸如平均標準偏差算法、給定時間內(nèi)創(chuàng)建最小值或最大值、濾波器以及FFT等。不過，諸如位反轉(zhuǎn)等一些不常見的算法可采用合適的硬件加速器也能移植到硬件上。本文以賽靈思的MicroBlaze為例，探討了在FPGA上采用此種硬件加速方法，使系統(tǒng)性能可超過標準處理器、控制器甚至 DSP。
  • 關(guān)鍵字： Xilinx  FPGA  處理器  硬件加速  MicroBlaze  FPU  201003  

FPGA中的處理器IP概述

  • 在工程設(shè)計中，如何選擇微處理器核越來越重要，本文對FPGA設(shè)計中所用的處理器IP核進行了探討。LatticeMico32軟核具有技術(shù)上的優(yōu)勢，不僅擁有IP核，還有構(gòu)建平臺的工具。
  • 關(guān)鍵字： Lattice  FPGA  軟核  硬核  處理器IP  201003  

德州儀器上調(diào)第一季度業(yè)績預(yù)期

  • 　　據(jù)國外媒體報道，德州儀器公司(Texas Instruments)本周一上調(diào)了第一季度業(yè)績預(yù)期，預(yù)計第一季度每股收益為48美分到52美分，營收為30.7億美元至31.9億美元。 公司今年一月底預(yù)期，第一季度每股收益44美分至52美分，營收最低則可達29.5億美元。 　　分析預(yù)計德州儀器每股收益49美分，營收為30.8億美元。
  • 關(guān)鍵字： TI  DSP  

基于FPGA的無線同播頻率校準裝置的設(shè)計

  • 摘要：在討論了無線同播特點和頻率校準基本原理的基礎(chǔ)上，提出了一種基FPGA的無線同播頻率校準裝置的設(shè)計方案，實現(xiàn)了高精度廣播頻率的輸出，給出了詳細設(shè)計過程和實際測試結(jié)果。
    關(guān)鍵詞：現(xiàn)場可編程門陣列；無
  • 關(guān)鍵字： FPGA  無線  頻率校準  裝置    

FPGA高速收發(fā)器設(shè)計原則

  • FPGA高速收發(fā)器設(shè)計原則,高速收發(fā)器(SERDES)的運用范圍十分廣泛， 包括通訊、計算機、工業(yè)和儲存，以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計已無法滿足現(xiàn)在的要求。將收發(fā)器整合在FPGA中，成為解決這一問題的選擇辦法。
  • 關(guān)鍵字： 原則  設(shè)計  收發(fā)器  高速  FPGA  RapidIO  
共9914條 468/661 |‹ « 466 467 468 469 470 471 472 473 474 475 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473