首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga+dsp

怎樣巧用DSP在電源設(shè)計(jì)中的應(yīng)用？

  • 核心導(dǎo)讀： 采用分立元件或CPLD、FPGA 進(jìn)行電源的信號(hào)發(fā)生和測(cè)量的設(shè)計(jì)，會(huì)增加硬件設(shè)計(jì)復(fù)雜程度，延長(zhǎng)開發(fā)周期。為了簡(jiǎn)化電源信號(hào)發(fā)生及測(cè)量的硬件設(shè)
  • 關(guān)鍵字： 電源設(shè)計(jì)  DSP  

如何基于EMIF接口的DSP控制系統(tǒng)設(shè)計(jì)？

  • 摘要：提出一種DSP 通過EMIF 接口控制復(fù)雜系統(tǒng)的方案。通過將DSP 芯片連接多片F(xiàn)PGA，并利用FPGA 與各種外部芯片連接，使得DSP 通過EMIF 接口就能控制
  • 關(guān)鍵字： EMIF接口  FPGA  DSP  

適用于 FPGA、GPU 和 ASIC 系統(tǒng)的電源管理

  • 在 FPGA、GPU 或 ASIC 控制的系統(tǒng)板上，僅有為數(shù)不多的幾種電源管理相關(guān)的設(shè)計(jì)挑戰(zhàn)，但是由于需要反復(fù)調(diào)試，所以這類挑戰(zhàn)可能使系統(tǒng)的推出時(shí)間嚴(yán)重滯后
  • 關(guān)鍵字： FPGA  GPU  ASIC  電源管理  

FPGA開發(fā)之IP核：軟核、硬核以及固核概念

  • IP(Intelligent Property)核是具有知識(shí)產(chǎn)權(quán)核的集成電路芯核總稱，是經(jīng)過反復(fù)驗(yàn)證過的、具有特定功能的宏模塊，與芯片制造工藝無關(guān)，可以移植到不同的
  • 關(guān)鍵字： FPGA  IP核  固核概念  

DSP內(nèi)核+ARM核成高性能實(shí)時(shí)應(yīng)用首選

  • 高速、高密集的數(shù)據(jù)處理需求不斷挑戰(zhàn)著DSP的性能極限，順應(yīng)這些需求，DSP未來將如何發(fā)展?日前，在與ADI工業(yè)部門市場(chǎng)經(jīng)理陸磊的交流中，筆者找到了些許
  • 關(guān)鍵字： 開源操作系統(tǒng)  處理器  浮點(diǎn)算法  DSP  

如何基于蜜罐技術(shù)的FPGA實(shí)現(xiàn)技術(shù)？

  • 1. 項(xiàng)目背景蜜罐技術(shù)由來已久，蜜罐(Honeypot)是一種在互聯(lián)網(wǎng)上運(yùn)行的計(jì)算機(jī)系統(tǒng)。它是專門為吸引并誘騙那些試圖非法闖入他人計(jì)算機(jī)系統(tǒng)的人(如電腦黑
  • 關(guān)鍵字： 蜜罐技術(shù)  FPGA  實(shí)現(xiàn)技術(shù)  

如何基于FPGA的短波通信接收機(jī)？

  • 短波通信又稱高頻通信，是利用HF波段(3-30MHz)電磁波進(jìn)行的無線電通信。短波通信主要靠天波傳播，可經(jīng)電離層一次或數(shù)次反射，最遠(yuǎn)可傳至上萬里，如按氣
  • 關(guān)鍵字： FPGA  短波通信  接收機(jī)  

十年FPGA開發(fā)經(jīng)驗(yàn)工程師教你的絕密設(shè)計(jì)技巧

  • 從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間，至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒有接
  • 關(guān)鍵字： CPLD  電子工程師  FPGA  

如何為基于FPGA的嵌入式系統(tǒng)進(jìn)行安全升級(jí)？

  • 如何防止器件ldquo;磚頭化rdquo;，只發(fā)出警告就夠了嗎?ldquo;系統(tǒng)正在更新，請(qǐng)勿關(guān)閉電源。rdquo;我們都看到過這個(gè)警告，它通常在電子器件要在閃存
  • 關(guān)鍵字： 嵌入式  FPGA  

解析基于EtherCAT的伺服系統(tǒng)DSP實(shí)現(xiàn)

  • 引言隨著當(dāng)前工業(yè)生產(chǎn)規(guī)模向著大型化方向發(fā)展，生產(chǎn)設(shè)備也向著系統(tǒng)化、規(guī)模化的方向發(fā)展，在這種情況下，基于工業(yè)以太網(wǎng)的運(yùn)動(dòng)控制系統(tǒng)在一些數(shù)控系統(tǒng)
  • 關(guān)鍵字： EtherCAT  伺服系統(tǒng)  DSP  

引起的較高時(shí)鐘頻率仿真失敗原因

  • 通常如果你的設(shè)計(jì)在較低時(shí)鐘頻率時(shí)通過了仿真，但是在較高時(shí)鐘頻率時(shí)卻失敗了，你的第一個(gè)問題應(yīng)該是你的設(shè)計(jì)在某個(gè)較高時(shí)鐘頻率時(shí)是否達(dá)到了時(shí)序約束
  • 關(guān)鍵字： FPGA  時(shí)鐘頻率  賽靈思  

如何設(shè)計(jì)基于FPGA的虛擬現(xiàn)實(shí)定位系統(tǒng)？

  • 虛擬現(xiàn)實(shí)技術(shù)是目前計(jì)算機(jī)信息科學(xué)中的前沿學(xué)科，文中設(shè)計(jì)了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對(duì)虛擬場(chǎng)景中物體的方位和朝
  • 關(guān)鍵字： FPGA  虛擬現(xiàn)實(shí)  定位系統(tǒng)  

經(jīng)驗(yàn)總結(jié)：電路設(shè)計(jì)的8個(gè)誤區(qū)

  • 關(guān)于電路設(shè)計(jì)8個(gè)誤區(qū)的經(jīng)驗(yàn)總結(jié)
  • 關(guān)鍵字： PCB  FPGA  CPU  

怎么采用FPGA原型系統(tǒng)加速物聯(lián)網(wǎng)設(shè)計(jì)？

  • 當(dāng)我們談?wù)撐锫?lián)網(wǎng) (IoT) 的時(shí)候，不夸張地說，它可以將我們所使用的智能設(shè)備互相連接，彼此分享大量的數(shù)據(jù)，從而使我們的生活更高效。這不僅僅是消費(fèi)者
  • 關(guān)鍵字： FPGA  物聯(lián)網(wǎng)  

用C 語(yǔ)言描述AES256 加密算法

  • 作者：Adam Taylor 首席工程師 e2v 公司 aptaylor@theiet.org 用C 語(yǔ)言描述AES256 加密算法，然后在硬件中加速性能。 高級(jí)加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多
  • 關(guān)鍵字： FPGA  ASIC  
共9896條 39/660 |‹ « 37 38 39 40 41 42 43 44 45 46 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473