fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

電機(jī)控制DSP設(shè)計(jì)及CAN總線

　　　　　　　　　　　　　　　　　　　　
關(guān)鍵字： DSP CAN

“老司機(jī)”十年FPGA從業(yè)經(jīng)驗(yàn)總結(jié)

　　大學(xué)時代第一次接觸FPGA至今已有10多年的時間,至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時那個興奮勁。當(dāng)時由于沒有接觸到HDL硬件描述語言,設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。　　后來讀研究生,工作陸陸續(xù)續(xù)也用過Quartus II、FoundaTIon、ISE、Libero,并且學(xué)習(xí)了verilogHDL語言,學(xué)習(xí)的過程中也慢慢體會到verilog的妙用,原來一小段語言就能完成復(fù)雜的原理圖設(shè)計(jì),而且語言的移植性可操作性比原理圖
關(guān)鍵字： FPGA Verilog

高云半導(dǎo)體宣布在香港科學(xué)園設(shè)立香港研發(fā)中心

　　作為國內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商,廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)今日宣布成立香港研發(fā)中心,新成立的研發(fā)中心位于香港科學(xué)園二期浚湖樓,這是繼濟(jì)南、上海、廣州、美國硅谷四大研發(fā)中心之后,高云半導(dǎo)體成立的第五大研發(fā)中心。　　“在香港科學(xué)園設(shè)立研發(fā)中心,將為高云半導(dǎo)體在國際市場開拓,創(chuàng)新合作等方面提供重要的技術(shù)支持,”高云半導(dǎo)體CEO朱璟輝介紹,“作為一個創(chuàng)新驅(qū)動型的公司,高云將在香港打造一個實(shí)力雄厚的研發(fā)與技術(shù)支
關(guān)鍵字：高云 FPGA

高云半導(dǎo)體宣布在香港科學(xué)園設(shè)立香港研發(fā)中心

中國香港，2018年3月12日，作為國內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商，廣東高云半導(dǎo)體科技股份有限公司（以下簡稱“高云半導(dǎo)體”）今日宣布成立香港研發(fā)中心，新成立的研發(fā)中心位于香港科學(xué)園二期浚湖樓，這是繼濟(jì)南、上海、廣州、美國硅谷四大研發(fā)中心之后，高云半導(dǎo)體成立的第五大研發(fā)中心。
關(guān)鍵字： FPGA 高云半導(dǎo)體

Nuance語音激活技術(shù)現(xiàn)可用于世界上功耗最低的CEVA-TeakLite系列音頻/語音DSP

　　CEVA，全球領(lǐng)先的智能和互聯(lián)設(shè)備的信號處理IP授權(quán)許可廠商宣布在CEVA-TeakLite系列DSP上提供Nuance 的AI助力喚醒和語音激活技術(shù)套件。Nuance的語音激活功能可以輕松集成到任何嵌入式系統(tǒng)設(shè)計(jì)中，包括始終聆聽的智能手機(jī)、IoT設(shè)備和智能家居個人助理，允許用戶無需按下按鈕激活助手來與這些設(shè)備交談。多家一流智能手機(jī)OEM廠商已經(jīng)整合了這款將于2018年春季推出的解決方案?！　uance新興解決方案副總裁Kenneth Harper表示：“Nuance處于對話式A
關(guān)鍵字： CEVA DSP

一文讀懂如何更經(jīng)濟(jì)地設(shè)計(jì)一顆新的芯片

　　我們(IEEE)最近與Bunny Huang進(jìn)行了有趣的交流，他是硬件大師以及Chumby，NetTV和Novena Laptop等的創(chuàng)造者。他還是Hacking the Xbox，The Essential Guide to Electronics in Shenzhen兩篇文章的作者，在IEEE Spectrum中有兩篇專題文章?！　∥覀兏信d趣的是Huang的意見，一個小的資金適中的團(tuán)隊(duì)，
關(guān)鍵字：芯片 FPGA

CEVA-TeakLite-4超低功耗DSP運(yùn)行Maxim動態(tài)揚(yáng)聲器管理技術(shù)通過微型揚(yáng)聲器提供極致音效體驗(yàn)

　　CEVA，全球領(lǐng)先的智能和互聯(lián)設(shè)備的信號處理IP授權(quán)許可廠商宣布由Maxim Integrated Products, Inc.( 納斯達(dá)克股票交易所代碼：MXIM)推出的動態(tài)揚(yáng)聲器管理(DSM?)軟件，在CEVA-TeakLite-4系列超低功耗音頻/語音DSP上提供可用版本。這款在CEVA-TeakLite-4上運(yùn)行的DSM優(yōu)化軟件實(shí)施方案已經(jīng)整合到一流智能手機(jī)OEM廠商的智能手機(jī)SoC中。　　包括智能手機(jī)、耳機(jī)和可穿戴設(shè)備在內(nèi)的許多設(shè)備在揚(yáng)聲器設(shè)計(jì)方面遇到
關(guān)鍵字： CEVA DSP

Ceragon獲取CEVA DSP授權(quán)許可用于全5G無線回傳

　　CEVA，全球領(lǐng)先的智能和互聯(lián)設(shè)備的信號處理IP授權(quán)許可廠商宣布Ceragon?Networks?Ltd.?已經(jīng)獲得CEVA-X2和CEVA-XC4500?DSP的授權(quán)許可，將部署在全新的軟件定義無線調(diào)制解調(diào)器中，以應(yīng)對5G服務(wù)網(wǎng)絡(luò)推出過程中的成熟階段需求?！　eragon?Networks全球產(chǎn)品和服務(wù)執(zhí)行副總裁Yuval?Reina?表示：“CEVA?DSP在我們的戰(zhàn)略路線圖中舉足輕重，通過其在單芯片中提供八核調(diào)制解
關(guān)鍵字： CEVA DSP

基于OMAP-L138 DSP+ARM的處理器與FPGA實(shí)現(xiàn)SDR系統(tǒng)

　　CritICal Link公司的某客戶需要針對多個應(yīng)用開發(fā)一個擴(kuò)頻無線電收發(fā)器。該客戶已經(jīng)開發(fā)出一套算法，準(zhǔn)備用于對信號進(jìn)行調(diào)制和解調(diào)，但他們卻缺少構(gòu)建完整系統(tǒng)的資源和專業(yè)知識?？蛻粝Ｍ密浖x無線電(SDR)系統(tǒng)的靈活性優(yōu)勢。本文將探討如何基于德州儀器(TI)的OMAP-L138 DSP+ARM處理器與FPGA來實(shí)現(xiàn)該系統(tǒng)?！　∑脚_　　Critical Link選擇其MityDSP-L138F嵌入式系統(tǒng)模塊作為SDR的基礎(chǔ)，因?yàn)樵撃K不僅具有很強(qiáng)的處理能力，而且可以
關(guān)鍵字： FPGA ARM

基于DSP和FPGA的機(jī)器視覺系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

　　本文將機(jī)器視覺與網(wǎng)絡(luò)技術(shù)相結(jié)合，使用TI公司新近推出的6000系列DSPsTMS320DM642為核心，應(yīng)用ALTERA公司的FPGA，用其實(shí)現(xiàn)圖像預(yù)處理，減輕了DSPs的負(fù)擔(dān)。應(yīng)用網(wǎng)絡(luò)技術(shù)實(shí)現(xiàn)圖像傳輸?！　?、引言　　機(jī)器視覺自起步發(fā)展到現(xiàn)在，已有15年的發(fā)展歷史。應(yīng)該說機(jī)器視覺作為一種應(yīng)用系統(tǒng)，其功能特點(diǎn)是隨著工業(yè)自動化的發(fā)展而逐漸完善和發(fā)展的。　　目前，國際上視覺系統(tǒng)的應(yīng)用方興未艾，1998年的市場規(guī)模為46億美元。在國外，機(jī)器視覺的應(yīng)用普及主要體現(xiàn)在半導(dǎo)體及電子行業(yè)，其中大概 40%
關(guān)鍵字： DSP FPGA

再續(xù)FPGA初心，京微齊力脫胎京微雅格重新起航

　　新的一年開啟新的希望，新的空白承載新的夢想。這是年初一集微網(wǎng)給讀者們拜年時寫的寄語。在中國農(nóng)歷新年開年之際，半導(dǎo)體產(chǎn)業(yè)里也迎來了許多新的起點(diǎn)。例如長江存儲在與蘋果就采購前者的Nand閃存芯片一事談判，又例如前京微雅格副總裁王海力堅(jiān)守18個月后的二次創(chuàng)業(yè)。　　2005年年底，即將從清華大學(xué)計(jì)算機(jī)專業(yè)博士畢業(yè)的王海力加入了一家新成立的中外合資公司——雅格羅技，開始了國產(chǎn)FPGA芯片研發(fā)。2010年在北京市政府相關(guān)引導(dǎo)資金支持下，該公司也轉(zhuǎn)換身份并更名為“京微雅格&r
關(guān)鍵字：京微雅格 FPGA

FPGA重點(diǎn)知識13條，助你構(gòu)建完整“邏輯觀”之三

　　10、FPGA的時序基礎(chǔ)理論　　我們的分析從下圖開始，下圖是常用的靜態(tài)分析結(jié)構(gòu)圖，一開始看不懂公式不要緊，因?yàn)槲視诤竺娼o以非常簡單的解釋：　　這兩個公式是一個非常全面的，準(zhǔn)確的關(guān)于建立時間和保持時間的公式。其中Tperiod為時鐘周期;Tcko為D觸發(fā)器開始采樣瞬間到D觸發(fā)器采樣的數(shù)據(jù)開始輸出的時間;Tlogic為中間的組合邏輯的延時;Tnet為走線的延時;Tsetup為D觸發(fā)器的建立時間;Tclk_skew為時鐘偏移，偏移的原因是因?yàn)闀r鐘到達(dá)前后兩個D觸發(fā)器的路線不是一樣長?！　∵@里我們來做如下轉(zhuǎn)
關(guān)鍵字： FPGA 時序

FPGA重點(diǎn)知識13條，助你構(gòu)建完整“邏輯觀”之二

　　8、FPGA時鐘系統(tǒng)　　1. FPGA的全局時鐘是什么?　　FPGA的全局時鐘應(yīng)該是從晶振分出來的，最原始的頻率。其他需要的各種頻率都是在這個基礎(chǔ)上利用PLL或者其他分頻手段得到的?！　?. 全局時鐘和BUFG:　　BUFG，輸入為固定管腳，輸出為H型全銅全局高速網(wǎng)絡(luò)，這樣抖動和到任意觸發(fā)器的延時差最小，這個也就是FPGA做同步設(shè)計(jì)可以不需要做后仿真的原因?！　∪謺r鐘：今天我們從另一個角度來看一下時鐘的概念：時鐘是D觸發(fā)器的重要組成部分，一個有效邊沿使得D觸發(fā)器進(jìn)行一次工作。而更多的時候，D觸發(fā)器保
關(guān)鍵字： FPGA 時鐘

FPGA重點(diǎn)知識13條，助你構(gòu)建完整“邏輯觀”之一

　　1、查找表LUT和編程方式　　第一部分：查找表LUT　　FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點(diǎn)。　　由于FPGA需要被反復(fù)燒寫，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過固定的與非門來完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級FPGA采用
關(guān)鍵字： FPGA CPLD

eFPGA or FPGA SoC，誰將引領(lǐng)下一代可編程硬件潮流？

　　eFPGA：冉冉升起的新星,eFPGA即嵌入式FPGA(embedded FPGA)，是近期興起的新型電路IP?！　‰S著摩爾定律越來越接近瓶頸，制造ASIC芯片的成本越來越高。因此，設(shè)計(jì)者會希望ASIC能實(shí)現(xiàn)一定的可配置性，同時又不影響性能。在希望能做成可配置的模塊中，負(fù)責(zé)與其他芯片或者總線通信的接口單元又首當(dāng)其沖。在芯片中，模塊間的通信往往使用簡單的并行接口或者配合簡單的時序邏輯，但是在芯片間通信時為了保證可靠性，必須通過一系列握手(handshake)協(xié)議來完成通信接口。設(shè)計(jì)者往往希望自己的SoC
關(guān)鍵字： eFPGA FPGA