首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

DSP的VCM低頻主動(dòng)隔振控制系統(tǒng)設(shè)計(jì)

  • 摘要：音圈電機(jī)(Voice Coil Motor，VCM)因其良好的線性驅(qū)動(dòng)性能，在主動(dòng)隔振系統(tǒng)中作為主動(dòng)吸振器的驅(qū)動(dòng)器日益受到人們的青睞。本文設(shè)計(jì)了一種應(yīng)用于低頻主動(dòng)隔振系統(tǒng)中，基于DSP的VCM控制系統(tǒng)，給出了軟、硬件設(shè)計(jì)方
  • 關(guān)鍵字： 控制系統(tǒng)  設(shè)計(jì)  主動(dòng)  低頻  VCM  DSP  

DSP與無線通信的電力系統(tǒng)故障錄波器設(shè)計(jì)

  • 摘要：針對(duì)目前電力系統(tǒng)故障錄波器中缺少無線通信的缺陷，設(shè)計(jì)出一種結(jié)合DSP與無線通信模塊的電力系統(tǒng)故障錄波器。分析了系統(tǒng)運(yùn)行原理以及無線通信模塊在電力系統(tǒng)故障錄波器中的應(yīng)用方法，介紹了電力系統(tǒng)故障錄波器的
  • 關(guān)鍵字： 設(shè)計(jì)  故障  電力系統(tǒng)  無線通信  DSP  

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

  • 摘要：與通常采用外圍的CPLD器件和CPU來產(chǎn)生配置接口控制邏輯的方法不同，本文設(shè)計(jì)了采用嵌入到FPGA的Leon3開源CPU軟核來控制實(shí)現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法，可將其應(yīng)用于對(duì)FPGA芯片的在線配置。該方
  • 關(guān)鍵字： SelectMap  Leon3  FPGA  軟核    

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

  • 　　存儲(chǔ)器是用來存儲(chǔ)程序和數(shù)據(jù)的部件，有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。 引言　　只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn)，大部分的中小規(guī)模 LED 　LED（L
  • 關(guān)鍵字： FPGA  MCU  LED  大屏幕    

FPGA平臺(tái)實(shí)現(xiàn)最小開關(guān)損耗的SVPWM算法

  • 摘要：詳細(xì)分析了SVPWM的原理，介紹一種根據(jù)負(fù)載的功率因子來決定電壓空間零矢量的分配與作用時(shí)間的SVPWM算法，使得橋臂開關(guān)在通過其電流最大時(shí)的一段連續(xù)時(shí)間內(nèi)沒有開關(guān)動(dòng)作。這樣在提高開關(guān)頻率的同時(shí)減小了開關(guān)電
  • 關(guān)鍵字： SVPWM  FPGA  開關(guān)損耗  算法    

基于DSP和光纜通信的遠(yuǎn)程高速數(shù)據(jù)采集及處理系統(tǒng)的設(shè)計(jì)與應(yīng)用

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  光纜通信  高速數(shù)據(jù)采集及處理  

基于DSP平臺(tái)的多音平行體制調(diào)制端的實(shí)現(xiàn)

  • 摘要 以32音并行體制為例，利用DSP平臺(tái)實(shí)現(xiàn)了多音并行體制的調(diào)制端，給出了其主要模塊的具體實(shí)現(xiàn)方法。由于并行體制技術(shù)成熟、成本低、高性價(jià)比對(duì)提高數(shù)據(jù)傳輸速率、消除多徑衰落有益。
    關(guān)鍵詞 多音并行體制；調(diào)制；
  • 關(guān)鍵字： 調(diào)制  實(shí)現(xiàn)  體制  平行  DSP  平臺(tái)  基于  

基于DSP的頻率特性測(cè)試儀設(shè)計(jì)

  • 基于DSP的頻率特性測(cè)試儀設(shè)計(jì),摘要 基于直接數(shù)字頻率合成技術(shù)的思想，采用現(xiàn)代數(shù)字信號(hào)處理和顯示技術(shù)，設(shè)計(jì)了一臺(tái)低成本、數(shù)字化、智能化的頻率特性測(cè)試儀。實(shí)現(xiàn)了對(duì)20 Hz～150 MHz范圍內(nèi)任意頻段的被測(cè)網(wǎng)絡(luò)幅頻特性和相頻特性測(cè)量。完成了數(shù)據(jù)存
  • 關(guān)鍵字： 測(cè)試儀  設(shè)計(jì)  特性  頻率  DSP  基于  

基于FPGA無線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)

  • 摘要 給出了一種由FPGA實(shí)現(xiàn)的無線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)方法，采用自頂向下的方法設(shè)計(jì)各個(gè)模塊，并在QuartusII8.0完成了仿真，該控制器主要支持IEEE802．15．4協(xié)議。測(cè)試結(jié)果表明，該MAC控制器支持20～250 kbmi
  • 關(guān)鍵字： FPGA  MAC  無線傳感器網(wǎng)絡(luò)  控制器    

萊迪思獲得Flexibilis以太網(wǎng)交換IP核

  • 　　萊迪思半導(dǎo)體公司和FLEXIBILIS Oy日前宣布了即可獲取Flexibilis以太網(wǎng)交換(FES)IP核。三速(10Mbps/100Mbps/1Gbps)FES IP核工作在以太網(wǎng)第2層，每個(gè)端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達(dá)每端口四個(gè)隊(duì)列。這些以太網(wǎng)交換IP核有五個(gè)版本，根據(jù)端口數(shù)和功能而不同：　
  • 關(guān)鍵字： 萊迪思  FPGA  

一種低成本的DSP快速開發(fā)方法

  • 一種低成本的DSP快速開發(fā)方法,摘要：針對(duì)目前DSP的算法開發(fā)主要依賴手工編寫C代碼，不但工作量大，而且程序的下載依賴于專門的昂貴的仿真器的問題，在此提出了基于Matlab／Simulink環(huán)境的DSP算法開發(fā)，并利用串口通信實(shí)現(xiàn)程序下裁的綜合方案。該方
  • 關(guān)鍵字： 方法  開發(fā)  快速  DSP  成本  

基于DSP的通用變頻器技術(shù)

  • 基于DSP的通用變頻器技術(shù), 從20世紀(jì)初，可調(diào)速傳動(dòng)的電動(dòng)機(jī)在鋼鐵工業(yè)和汽車工業(yè)中就已獲得了廣泛的應(yīng)用。用于交流電動(dòng)機(jī)調(diào)速的調(diào)速系統(tǒng)主要是專用的模擬控制芯片，雖然采用模擬芯片的調(diào)速系統(tǒng)具有設(shè)計(jì)簡(jiǎn)單、成本較低等優(yōu)點(diǎn)，但是由于調(diào)試復(fù)
  • 關(guān)鍵字： 技術(shù)  變頻器  通用  DSP  基于  

基于DSP閉環(huán)控制的單相逆變器的研究

  • 摘要：基于DSP的閉環(huán)控制逆變，采用TMS320F2812作為控制器。文章通過對(duì)DSP編程產(chǎn)生的PWM和SPWM，以光耦隔離分別來驅(qū)動(dòng)高頻逆變橋和工頻變換器，同時(shí)分析了逆變橋中開關(guān)損耗，通過改進(jìn)算法，提高了轉(zhuǎn)換效率。
    關(guān)鍵詞
  • 關(guān)鍵字： 逆變器  開關(guān)  單相  控制  DSP  傳感器  

基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：在SoC開發(fā)過程中，基于FPGA的原型驗(yàn)證是一種有效的驗(yàn)證方法，它不僅能加快SoC的開發(fā)，降低SoC應(yīng)用系統(tǒng)的開發(fā)成本，而且提高了流片的成功率。文章主要描述了基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)，針對(duì)FPGA基驗(yàn)證
  • 關(guān)鍵字： FPGA  SoC  原型驗(yàn)證    

基于FPGA的CAN總線控制器設(shè)計(jì)

  • 摘要：使用Verilog HDL硬件描述語(yǔ)言完成了對(duì)CAN總線控制器的設(shè)計(jì)，能夠?qū)崿F(xiàn)符合CAN2．0A協(xié)議的所有功能。本總線控制器的外部接口采用Altera公司開發(fā)的Avalon總線接口，增強(qiáng)了控制器的應(yīng)用靈活性。本設(shè)計(jì)使用Modelsim
  • 關(guān)鍵字： FPGA  CAN  線控  制器設(shè)計(jì)    
共9914條 379/661 |‹ « 377 378 379 380 381 382 383 384 385 386 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473