首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

基于FPGA的實時中值濾波器硬件實現(xiàn)

  • 針對高清圖像在中值濾波預(yù)處理過程中排序量多、速度慢的特點，提出適合鄰域圖像并行處理機(jī)的分塊存儲方法。在流水線結(jié)構(gòu)下，1個時鐘周期可以并行處理32個3×3鄰域的中值濾波運算，實現(xiàn)了高速、實時的1 920×1 080灰度圖像中值濾波器。
  • 關(guān)鍵字： FPGA  中值濾波  硬件實現(xiàn)    

萊迪思宣布首個符合PCI Express 2.0規(guī)范的低成本FPGA

  • 　　萊迪思半導(dǎo)體公司日前宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對最近PCI – SIG研討會上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express(PCIe)IP核通過了符合PCI - SIGPCIe 2.0規(guī)范和互操作性的測試，確保萊迪思的解決方案與現(xiàn)有的支持系統(tǒng)的PCIe 2.0具有互操作性。
  • 關(guān)鍵字： 萊迪思  FPGA  

基于DSP+ARM的并聯(lián)有源電力濾波器控制器

  • 1引言近年來，隨著電力電子設(shè)備及非線性、沖擊性設(shè)備的廣泛應(yīng)用。在電網(wǎng)中產(chǎn)生的諧波對電網(wǎng)系統(tǒng)造成了嚴(yán)...
  • 關(guān)鍵字： DSP  電力濾波器  

內(nèi)存計算在DSP領(lǐng)域的應(yīng)用前景分析

  • 引言　　對海量數(shù)據(jù)進(jìn)行實時分析處理，一直是數(shù)據(jù)倉庫、OLTP/OLAP、商業(yè)智能等領(lǐng)域的軟件廠商所普遍關(guān)心的課題。前不久，SAP推出了一款面向?qū)崟r商業(yè)智能領(lǐng)域的高性能分析應(yīng)用軟件（SAP High-Performance Analytic Ap
  • 關(guān)鍵字： DSP  內(nèi)存計算  分析  應(yīng)用前景    

賽靈思榮膺“2011中國經(jīng)濟(jì)-最佳推動力企業(yè)”獎

  • 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布榮膺中國經(jīng)濟(jì)CEO論壇“2011中國經(jīng)濟(jì)-最佳推動力企業(yè)”獎。賽靈思公司全球高級副總裁、亞太地區(qū)執(zhí)行總裁湯立人（Vincent Tong）和亞太地區(qū)銷售與市場副總裁楊飛先生，出席了由東方企業(yè)家、經(jīng)理人雜志、新民周刊、金融界、北京電視臺、香港科技大學(xué)商學(xué)院、中國企業(yè)國際發(fā)展協(xié)會聯(lián)合在北京發(fā)起主辦的 “中國經(jīng)濟(jì)CEO論壇暨中國經(jīng)濟(jì)成就獎評選頒獎盛典”。 商務(wù)部國際貿(mào)易經(jīng)濟(jì)合作研究院研究員白明代表中國經(jīng)濟(jì)CEO 論壇
  • 關(guān)鍵字： 賽靈思  FPGA  

萊迪思宣布首個符合PCI Express 2.0規(guī)范的FPGA

  • 萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對最近PCI – SIG研討會上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express（PCIe）IP核通過了符合PCI - SIGPCIe 2.0規(guī)范和互操作性的測試，確保萊迪思的解決方案與現(xiàn)有的支持系統(tǒng)的PCIe 2.0具有互操作性。
  • 關(guān)鍵字： 萊迪思半導(dǎo)體  FPGA  

基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計

  • 0引言傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī)，系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點是數(shù)學(xué)運算能力差...
  • 關(guān)鍵字： CPLD  FPGA  數(shù)據(jù)采集系統(tǒng)  

一種基于FPGA控制全彩大屏幕顯示的設(shè)計

  • 一種基于FPGA控制全彩大屏幕顯示的設(shè)計,隨著數(shù)字技術(shù)的飛速發(fā)展，各種數(shù)字顯示屏也隨即涌現(xiàn)出來有LED、LCD、DLP等，各種數(shù)字大屏幕的控制系統(tǒng)多種多樣，有用ARM+FPGA脫機(jī)控制系統(tǒng)，也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng)，在這里我們講述一種不僅
  • 關(guān)鍵字： 顯示  設(shè)計  大屏幕  全彩  FPGA  控制  基于  

FPGA器件的在線配置方法

  • FPGA器件的在線配置方法,摘要：介紹基于SRAM LUT結(jié)構(gòu)的FPGA器件的上電配置方式；著重介紹采用計算機(jī)串口下載配置數(shù)據(jù)的方法和AT89C2051單片機(jī)、串行EEPROM組成的串行配置系統(tǒng)的設(shè)計方法及實現(xiàn)多任務(wù)電路結(jié)構(gòu)中配置的方法，并從系統(tǒng)的復(fù)雜度、
  • 關(guān)鍵字： 方法  配置  在線  器件  FPGA  

基于FPGA的四階IIR數(shù)字濾波器

  • 摘要：采用FPGA實現(xiàn)四階IIR數(shù)字濾波器，通過兩個二階節(jié)級聯(lián)構(gòu)成數(shù)字橢圓低通濾波器。通帶內(nèi)波紋小于0.1dB，阻帶衰減大于32dB。 常用的數(shù)字濾波器有ＦＩＲ數(shù)字濾波器和ＩＩＲ數(shù)字濾波器。ＦＩＲ數(shù)字濾波器具有精
  • 關(guān)鍵字： 濾波器  數(shù)字  IIR  FPGA  基于  

深入智能電網(wǎng)控制系統(tǒng): IT革命由此開始

  • ??????? 我們生活的方方面面越來越受新技術(shù)的影響——從我們手中的電話到我們的閱讀方式。 　　整個工業(yè)界都在向數(shù)字領(lǐng)域轉(zhuǎn)變——一個涵蓋了軟件，網(wǎng)絡(luò)，處理器，以及傳感器的融合與信息交換的信息技術(shù)(IT)新世界。 　　是什么使這種改變?nèi)绱瞬豢煽咕?，看起來沒有任何行業(yè)能夠阻止它的腳步?這當(dāng)中有很多原因，從快速的物流和服務(wù)，到巨大的生產(chǎn)力。無論如何，最重要的還是性價比。事實證明，信息技術(shù)帶
  • 關(guān)鍵字： NI  嵌入式系統(tǒng)  FPGA  

基于DSP數(shù)字多功能板的實現(xiàn)

  • 1引言音板(tone)、主叫號碼顯示板、多頻互控收發(fā)器板、雙音頻接收器板等是程控交換機(jī)重要的公共...
  • 關(guān)鍵字： DSP  雙音頻接收器  集成電路  

基于DSP的聲控電子記事本系統(tǒng)

  • 本文所介紹的聲控電子記事本系統(tǒng)將語音識別和語音編解碼在同一片DSP芯片上實現(xiàn)，用語音方式代替其它方式進(jìn)行...
  • 關(guān)鍵字： DSP  聲控  記事本  

基于賽靈思FPGA的硬件加速技術(shù)打造高速系統(tǒng)

  • 該平臺采用可編程邏輯實現(xiàn)片上系統(tǒng)，以 MicroBlaze CPU或 PowerPC® CPU 作為其核心。 CPU 為操作系統(tǒng)與用戶空間應(yīng)用軟件運行 MLE Linux 軟件棧。由于采用 MicroBlaze 或PowerPC 作為主 CPU，當(dāng)運行嵌入式Linux 操作系統(tǒng)外加強(qiáng)大加密功能時該系統(tǒng)顯然無法提供所需要的計算性能。況且也無法改變物理硬件。為了實現(xiàn)系統(tǒng)加速，我們使用可編程系統(tǒng)把計算從軟件域轉(zhuǎn)移到硬件側(cè)。
  • 關(guān)鍵字： FPGA  賽靈思  高速系統(tǒng)  硬件加速技術(shù)    

基于FPGA的改進(jìn)DES算法的實現(xiàn)

  • 介紹了DES算法原理，詳細(xì)分析了子密鑰生成、S盒和輪函數(shù)的設(shè)計。將DES算法采用資源優(yōu)先方案，在輪函數(shù)內(nèi)部設(shè)置流水線架構(gòu)，提高了整體處理速度；簡化子密鑰與原始密鑰的生成關(guān)系，實現(xiàn)子密鑰在迭代過程的動態(tài)分發(fā)；利用雙重case語句實現(xiàn)S盒的變換功能，加快算法執(zhí)行速度。運用硬件描述語言Verilog,采用自頂向下的設(shè)計思想,在FPGA平臺上實現(xiàn)了改進(jìn)DES算法的功能。
  • 關(guān)鍵字： FPGA  DES  算法    
共9914條 375/661 |‹ « 373 374 375 376 377 378 379 380 381 382 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473