首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga+dsp

ARM與神經(jīng)網(wǎng)絡(luò)處理器的通信方案設(shè)計(jì)

  • 摘要：基于ARM芯片和FPGA的特點(diǎn)，設(shè)計(jì)了一種ARM與FPGA人工神經(jīng)網(wǎng)絡(luò)處理器之間的通信方案。該方案采用ARM的ZDMA控制器對(duì)數(shù)據(jù)傳輸進(jìn)行控制，完成ARM與神經(jīng)網(wǎng)絡(luò)處理器的控制寄存器組、分布式存儲(chǔ)器、樣本存儲(chǔ)器等存儲(chǔ)體
  • 關(guān)鍵字： 神經(jīng)網(wǎng)絡(luò)  嵌入式  通信  ARM  FPGA  S3C44BOX  ZDMA  

基于雙口RAM核監(jiān)測(cè)數(shù)字示波器設(shè)計(jì)研究

  • 摘要：在核監(jiān)測(cè)中，常將各種傳感器輸出的信號(hào)通過(guò)A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號(hào)，然后利用數(shù)字信號(hào)處理技術(shù)對(duì)各種核信號(hào)進(jìn)行數(shù)字處理。為了準(zhǔn)確測(cè)量核信號(hào)數(shù)字波形的各種參數(shù)，對(duì)基于FPGA雙口RAM的數(shù)字示波器進(jìn)行了設(shè)計(jì)和
  • 關(guān)鍵字： 核脈沖  數(shù)字示波器  數(shù)字波形  FPGA  雙口RAM  

基于FPGA的數(shù)字通信實(shí)訓(xùn)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：本實(shí)訓(xùn)平臺(tái)著眼于提升高職層次學(xué)生的職業(yè)能力，圍繞典型的數(shù)字通信系統(tǒng)模型，設(shè)計(jì)了擴(kuò)展性強(qiáng)、可測(cè)性好的FPGA核心板，并開(kāi)發(fā)了多個(gè)配套的功能模塊。憑借著FPGA強(qiáng)大的硬件可編程能力，創(chuàng)設(shè)了分層遞進(jìn)的實(shí)驗(yàn)?zāi)Ｊ?/li>
  • 關(guān)鍵字： FPGA  數(shù)字通信系統(tǒng)  EP1C3T144  QuartusⅡ9．0  片上通信系統(tǒng)  

基于FPGA IP核的FFT實(shí)現(xiàn)與改進(jìn)

  • 摘要 利用FPGA IP核設(shè)計(jì)了一種快速、高效的傅里葉變換系統(tǒng)。針對(duì)非整數(shù)倍信號(hào)周期截?cái)嗨鶎?dǎo)致的頻譜泄露問(wèn)題，提出了一種通過(guò)時(shí)輸入信號(hào)加窗處理來(lái)抑制頻譜泄露的方法。利用Modelsim和Matlab對(duì)設(shè)計(jì)方案進(jìn)行了仿真，同
  • 關(guān)鍵字： FFT  FPGA  IP核  加窗處理  

基于FPGA的多路數(shù)字信號(hào)復(fù)接系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要 數(shù)字復(fù)分接技術(shù)是數(shù)字通信網(wǎng)中的一項(xiàng)重要技術(shù)，能將若干路低速信號(hào)合并為一路高速信號(hào)，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復(fù)接系統(tǒng)的基礎(chǔ)上，采用VHDL對(duì)數(shù)字復(fù)分接系統(tǒng)進(jìn)行建模設(shè)計(jì)和實(shí)現(xiàn)。并利
  • 關(guān)鍵字： 數(shù)字復(fù)接系統(tǒng)  乒乓操作  先進(jìn)先出存儲(chǔ)器  FPGA  

基于TMS320 C6455的以太網(wǎng)通信程序的設(shè)計(jì)

  • 文中介紹了TMS320 C64155 DSP EMAC接口的構(gòu)成以及工作原理和關(guān)鍵數(shù)據(jù)結(jié)構(gòu)，參考相關(guān)的以太網(wǎng)驅(qū)動(dòng)程序，完成了基于C6455 DSP的以太網(wǎng)通信程序的設(shè)計(jì)。該網(wǎng)絡(luò)通信程序?qū)崿F(xiàn)了某款信號(hào)處理機(jī)與上位機(jī)之間的高速通信接口。系統(tǒng)測(cè)試結(jié)果表明，利用C6455實(shí)現(xiàn)的以太網(wǎng)通信接口完全滿足系統(tǒng)設(shè)計(jì)要求，并且系統(tǒng)具有組成簡(jiǎn)單、系統(tǒng)集成度高等優(yōu)點(diǎn)。該方案在其他多功能信號(hào)處理設(shè)備方面具有一定的應(yīng)用價(jià)值。
  • 關(guān)鍵字： DSP  以太網(wǎng)通信  

基于 DSP Builder 的行車道檢測(cè)的實(shí)現(xiàn)

  • 通過(guò)對(duì)攝像頭讀入的道路白線圖像進(jìn)行灰度變換，再檢測(cè)出白線的邊緣，這是實(shí)現(xiàn)智能車自動(dòng)導(dǎo)航和輔助導(dǎo)航的基礎(chǔ)。行車道檢測(cè)系統(tǒng)可以應(yīng)用于智能車的防撞預(yù)警和控制。該系統(tǒng)設(shè)計(jì)重點(diǎn)是邊緣檢測(cè)電路的設(shè)計(jì)。邊緣檢測(cè)電路
  • 關(guān)鍵字： DSP Builder  行車道  檢測(cè)  

JPEG2000數(shù)據(jù)壓縮的FPGA實(shí)現(xiàn)

  • 高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對(duì)存儲(chǔ)空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問(wèn)題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對(duì)于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計(jì)的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。
  • 關(guān)鍵字： JPEG2000  數(shù)據(jù)壓縮  FPGA  DWT  

基于單通道DRFM的基帶干擾源設(shè)計(jì)

  • 摘要 通過(guò)對(duì)單通道數(shù)字射頻存儲(chǔ)器的原理和結(jié)構(gòu)分析，總結(jié)了單通道數(shù)字射頻存儲(chǔ)器的優(yōu)缺點(diǎn)，并基于單通道數(shù)字射頻存儲(chǔ)結(jié)構(gòu)，引入DSP模塊設(shè)計(jì)了一種基帶干擾源，實(shí)現(xiàn)了對(duì)寬帶信號(hào)的處理。
    關(guān)鍵詞 數(shù)字射頻存儲(chǔ)器；基帶
  • 關(guān)鍵字： 射頻  存儲(chǔ)器  DSP  

基于NiosⅡ的單點(diǎn)自適應(yīng)控制器設(shè)計(jì)研究

  • 摘要 為了提高道路交叉口通行能力，設(shè)計(jì)了一種單點(diǎn)交叉口自適應(yīng)控制系統(tǒng)。系統(tǒng)采用SOPC方案，利用具有NiosⅡ軟核的FPGA芯片設(shè)計(jì)了控制器的硬件，井利用遺傳算法建立了信號(hào)配時(shí)優(yōu)化模型、VHDL語(yǔ)言進(jìn)行了遺傳算法的硬
  • 關(guān)鍵字： NiosⅡ  FPGA  單點(diǎn)交叉口  自適應(yīng)控制  遺傳算法硬件化  

高速實(shí)際據(jù)采集智能控制器的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：文章以嵌入式和數(shù)據(jù)采集技術(shù)為基礎(chǔ)，研究設(shè)計(jì)并實(shí)現(xiàn)了基于ARM+FPGA體系架構(gòu)面向高速實(shí)時(shí)數(shù)據(jù)采集應(yīng)用的一種實(shí)用新型智能控制器。本文闡述了主處理器ARM最小系統(tǒng)、協(xié)處理器FPGA最小系統(tǒng)和ARM與FPGA通信接口等硬
  • 關(guān)鍵字： ARM  FPGA  智能控制器  高速實(shí)時(shí)數(shù)據(jù)采集  

基于DSP平臺(tái)的語(yǔ)音數(shù)字化設(shè)計(jì)

  • 基于DSP平臺(tái)的語(yǔ)音數(shù)字化設(shè)計(jì)以DSP為核心處理器，采用硬件軟件相結(jié)合的技術(shù)，具有話音采集，數(shù)字化壓縮，解壓和音頻揚(yáng)聲器輸出功能，并同時(shí)具有DTMF、單音檢測(cè)及VAD功能。經(jīng)測(cè)試該設(shè)計(jì)功能完善，且成本不高，對(duì)高校的學(xué)生實(shí)踐教學(xué)及企業(yè)技術(shù)人員的實(shí)踐操作有著非常重要的實(shí)用價(jià)值。
  • 關(guān)鍵字： DSP  語(yǔ)音  數(shù)字化設(shè)計(jì)    

基于DSP+FPGA的多混沌實(shí)時(shí)視頻圖像加密系統(tǒng)

  • 針對(duì)視頻圖像在數(shù)字通信中存在著安全和隱私問(wèn)題，提出了基于DSP+FPGA技術(shù)來(lái)實(shí)現(xiàn)實(shí)時(shí)視頻圖像加密的系統(tǒng)設(shè)計(jì)方案，并詳細(xì)介紹了多混沌加密算法在DSP和FPGA上的實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明多混沌實(shí)時(shí)視頻圖像加密增強(qiáng)了視頻圖像傳輸?shù)陌踩?，同時(shí)證明了本系統(tǒng)對(duì)實(shí)時(shí)視頻圖像能快速地進(jìn)行加密。
  • 關(guān)鍵字： FPGA  DSP  混沌  實(shí)時(shí)視頻    

基于USB3．0協(xié)議的PC與FPGA通信系統(tǒng)的設(shè)計(jì)

  • 摘要 針對(duì)USB2.0在高速數(shù)據(jù)采集系統(tǒng)中帶寬局限問(wèn)題，設(shè)計(jì)了一款基于USB3.0總線的高速數(shù)據(jù)采集接口系統(tǒng)。通過(guò)對(duì)USB3.0的接口硬件系統(tǒng)、設(shè)備固件以及SLAVE FIFO與FPGA接口讀寫(xiě)操作的設(shè)計(jì)，并經(jīng)過(guò)實(shí)驗(yàn)測(cè)試，USB3.0硬
  • 關(guān)鍵字： FPGA  USB3．0固件  SLAVE FIFO  數(shù)據(jù)通信  

機(jī)載導(dǎo)彈一控四電動(dòng)舵機(jī)控制器研究與設(shè)計(jì)

  • 電動(dòng)舵機(jī)作為導(dǎo)彈飛行的執(zhí)行機(jī)構(gòu)，其體積重量的減少有利于導(dǎo)彈性能的提升。為了減小體積重量和節(jié)約成本，電動(dòng)舵機(jī)采用三相無(wú)刷直流電機(jī)+滾珠絲杠直連式結(jié)構(gòu)，采用一個(gè)控制器來(lái)控制四路舵機(jī)。介紹了控制器的硬件結(jié)構(gòu)方案和控制策略，控制器以DSP+CPLD為核心架構(gòu)，采用位置、速度雙閉環(huán)PI控制，實(shí)現(xiàn)單一控制器同時(shí)控制四套電動(dòng)舵機(jī)相互獨(dú)立工作。實(shí)驗(yàn)結(jié)果表明，控制器可以正常工作，舵機(jī)帶寬可達(dá)到25Hz。
  • 關(guān)鍵字： 電動(dòng)舵機(jī)  DSP  CPLD  三相無(wú)刷直流電機(jī)  
共9886條 126/660 |‹ « 124 125 126 127 128 129 130 131 132 133 » ›|

fpga+dsp介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473