fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

Coware助力國內(nèi)SoC設(shè)計(jì)

隨著SoC設(shè)計(jì)的發(fā)展，ESL（電子系統(tǒng)級）設(shè)計(jì)成為大家關(guān)注的焦點(diǎn)。ESL設(shè)計(jì)是能夠讓SoC設(shè)計(jì)工程師以緊密耦合方式開發(fā)、優(yōu)化和驗(yàn)證復(fù)雜系統(tǒng)架構(gòu)和嵌入式軟件的一套方法學(xué)。業(yè)內(nèi)許多電子產(chǎn)品和器件制造商正在將他們的設(shè)計(jì)轉(zhuǎn)向ESL，他們認(rèn)為，這是唯一能夠管理如今產(chǎn)品中日益復(fù)雜的硬件和嵌入式軟件的方法。 Coware公司是領(lǐng)先的ESL軟件工具和服務(wù)的供應(yīng)商，他們提供的技術(shù)和服務(wù)能夠創(chuàng)建電子系統(tǒng)的算法和架構(gòu)模型，使客戶能夠及早對系統(tǒng)進(jìn)行評估和優(yōu)化，并順利地進(jìn)行軟件開發(fā)和硬件實(shí)現(xiàn)。Coware主要提供4個(gè)方面的ESL工
關(guān)鍵字： Coware SoC ASIC

使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

介紹了SDRAM的特點(diǎn)和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計(jì)方法，使用該方法實(shí)現(xiàn)的控制器可非常方便地對SDRAM進(jìn)行控制。
關(guān)鍵字： Verilog SDRAM FPGA 控制器

ARM加快基于AMBA3AXI的SoC產(chǎn)品上市時(shí)間

AMBA BusMatrix和AMBA Designer技術(shù)令復(fù)雜SoC設(shè)計(jì)的關(guān)鍵階段得以實(shí)現(xiàn)自動化和簡化 ARM 公司在于加利福尼亞州圣塔克萊拉市舉行的第二屆ARM開發(fā)者年度大會上發(fā)布了用于嵌入式系統(tǒng)設(shè)計(jì)的ARM AMBA? BusMatrixTM和AMBA DesignerTM產(chǎn)品。AMBA BusMatrix互連使得系統(tǒng)架構(gòu)師能夠?qū)π阅苓M(jìn)行最優(yōu)化，AMBA Designer工具則對子系統(tǒng)的快速配置提供了可能。 AMBA&
關(guān)鍵字： ARM SoC ASIC

8 位微控制器在SoC 的應(yīng)用

過去15 年來，許多人都曾預(yù)測8 位微控制器即將退出舞臺，然而這卻是電子產(chǎn)業(yè)失誤最大的預(yù)測之一；事實(shí)上，雖然16 和32 位產(chǎn)品已極為常見，8 位微控制器的需求仍繼續(xù)成長，總值約達(dá)到今日100 億美元全球微控制器市場的一半。推動8 位市場快速發(fā)展及成長的動力主要來自于8 位產(chǎn)品效能的大幅提升，特別是以8051 系列為基礎(chǔ)的產(chǎn)品，其它原因還包括芯片內(nèi)建功能的加強(qiáng)以及不斷縮小的封裝體積。今天，這類組件已能提供高達(dá)100&
關(guān)鍵字： SoC SoC ASIC

2005年10月18日，芯原微電子獲得ARM多個(gè)處理器授權(quán)

　　2005年10月18日芯原微電子獲得ARM多個(gè)處理器授權(quán)(ARM7TDMI®、ARM922TTM和ARM926EJ-STM)，用于消費(fèi)及汽車電子產(chǎn)品SoC設(shè)計(jì)服務(wù)。這一授權(quán)協(xié)議將幫助中國IC設(shè)計(jì)服務(wù)公司加快SoC設(shè)計(jì)速度，滿足消費(fèi)及汽車電子產(chǎn)品市場的需求。
關(guān)鍵字： ARM 處理器 SoC

基于FPGA的毫米波多目標(biāo)信號形成技術(shù)的研究

毫米波多目標(biāo)信號發(fā)生器通過模擬的方法產(chǎn)生多種類型高精度的雷達(dá)多目標(biāo)回波信號，在實(shí)際雷達(dá)系統(tǒng)前端不具備的條件下對雷達(dá)系統(tǒng)后級進(jìn)行調(diào)試，便于制導(dǎo)武器的性能測試，大大加快新武器的研制進(jìn)程。毫米波多目標(biāo)信號產(chǎn)生的關(guān)鍵是要求回波信號距離分辨率極高，常規(guī)的多目標(biāo)信號產(chǎn)生方法如使用數(shù)字延時(shí)線產(chǎn)生多目標(biāo)之間的延時(shí)，其控制不靈活，并且有些延時(shí)線需要接ECL電源，使用不方便也增加了設(shè)計(jì)的復(fù)雜度。使用分立元件實(shí)現(xiàn)延時(shí)則使電路元件過多，電路的穩(wěn)定性及延時(shí)的精確性也會大大降低。本文介紹一種新的產(chǎn)生毫米波雷達(dá)模擬器的多目標(biāo)信號的方法
關(guān)鍵字： FPGA

FPGA 設(shè)計(jì)的四種常用思想與技巧

　　本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD 邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。　　FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！乒乓操作
關(guān)鍵字： FPGA 嵌入式

大型設(shè)計(jì)中FPGA的多時(shí)鐘策略

　　利用FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA 設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對這些設(shè)計(jì)策略深入闡述。　　FPGA 設(shè)計(jì)的第一步是決定需要什么樣的時(shí)鐘速率，設(shè)計(jì)中最快的時(shí)鐘將確定FPGA 必須能處理的時(shí)鐘速率。最快時(shí)鐘速率由設(shè)計(jì)中兩個(gè)觸發(fā)器之間一個(gè)信號的傳輸時(shí)間P 來決定，如果P 大于時(shí)鐘周期T，則當(dāng)信號在一個(gè)觸發(fā)
關(guān)鍵字： FPGA 嵌入式

自適應(yīng)算術(shù)編碼的FPGA實(shí)現(xiàn)

　　算術(shù)編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術(shù)編碼的一個(gè)重要特點(diǎn)就是可以按分?jǐn)?shù)比特逼近信源熵，突破了Haffman編碼每個(gè)符號只不過能按整數(shù)個(gè)比特逼近信源熵的限制。對信源進(jìn)行算術(shù)編碼，往往需要兩個(gè)過程，第一個(gè)過程是建立信源概率表，第二個(gè)過程是對信源發(fā)出的符號序列進(jìn)行掃描編碼。而自適應(yīng)算術(shù)編碼在對符號序列進(jìn)行掃描的過程中，可一次完成上述兩個(gè)過程，即根據(jù)恰當(dāng)?shù)母怕使烙?jì)模型和當(dāng)前符號序列中各符號出現(xiàn)的頻率，自適應(yīng)地調(diào)整各符號的概率估計(jì)值，同時(shí)完成編碼。盡管從編碼效率上看不如已
關(guān)鍵字： FPGA 嵌入式

HDLC控制協(xié)議的FPGA設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種基于ＦＰＧＡ的ＨＤＬＣ協(xié)議控制系統(tǒng)?該系統(tǒng)可有效利用ＦＰＧＡ片內(nèi)硬件資源，無需外圍電路，高度集成且操作簡單。重點(diǎn)對協(xié)議的ＣＲＣ校驗(yàn)及“０”比特插入模塊進(jìn)行了介紹，給出了相應(yīng)的ＶＨＤＬ代碼及功能仿真波形圖。
關(guān)鍵字： HDLC FPGA 控制協(xié)議

基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)

提出了一種基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)的設(shè)計(jì)方案，并對其中的低電壓差分信號（LVDS）傳輸方式、FPGA功能模塊以及USB傳輸模塊等進(jìn)行了介紹。
關(guān)鍵字： FPGA USB 高速數(shù)據(jù)傳輸記錄

多處理器系統(tǒng)芯片設(shè)計(jì)：IP重用和嵌入式SOC開發(fā)的邏輯方法

硅芯片技術(shù)的飛速發(fā)展給SOC設(shè)計(jì)帶來新的危機(jī)。為了保持產(chǎn)品的競爭力，新的通信產(chǎn)品、消費(fèi)產(chǎn)品和計(jì)算機(jī)產(chǎn)品設(shè)計(jì)必須在功能、可靠性和帶寬方面有顯著增長，而在成本和功耗方面有顯著的下降。與此同時(shí)，芯片設(shè)計(jì)人員面臨的壓力是在日益減少的時(shí)間內(nèi)設(shè)計(jì)開發(fā)更多的復(fù)雜硬件系統(tǒng)。除非業(yè)界在SOC設(shè)計(jì)方面采取一種更加有效和更加靈活的方法，否則投資回報(bào)障礙對許多產(chǎn)品來說就簡直太高了。半導(dǎo)體設(shè)計(jì)和電子產(chǎn)品發(fā)明的全球性步伐將會放緩。 &
關(guān)鍵字：硅芯片技術(shù) SoC ASIC

基于FPGA的數(shù)字復(fù)接系統(tǒng)幀同步器設(shè)計(jì)與實(shí)現(xiàn)

介紹了應(yīng)用ＦＰＧＡ技術(shù)進(jìn)行幀同步器設(shè)計(jì)的實(shí)現(xiàn)原理、系統(tǒng)框圖及設(shè)計(jì)中需要注意的問題，給出了用ＶＨＤＬ描述的幾個(gè)模塊的源代碼。
關(guān)鍵字： FPGA 數(shù)字復(fù)接系統(tǒng) 幀同步器

Chipcon發(fā)布全球首顆真正SoC ZigBeeTM解決方案

3款最新產(chǎn)品來自第2代 ZigBeeTM 解決方案為更多的制造商帶來市場效益的快速增長 2005-9-12 位于挪威奧斯陸的Chipcon公司，作為全球領(lǐng)先的供應(yīng)商，在低系統(tǒng)成本低功耗的射頻芯片和網(wǎng)絡(luò)型軟件方面, 發(fā)布了實(shí)用的CC2430產(chǎn)品家族，是世界上首個(gè)真正有效的單芯片 ZigBee TM 解決方案，這是世界上第一個(gè)真正意義上SoC ZigBee TM一站式產(chǎn)品，具有芯片可編程閃存以及通
關(guān)鍵字： Chipcon SoC ASIC

MIPS 擴(kuò)展硬IP核系列，為SoC設(shè)計(jì)人員提供高性能核心

業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)與數(shù)字消費(fèi)性及商業(yè)應(yīng)用核心解決方案提供商 MIPS 科技（美普思科技，Nasdaq：MIPS）宣布，在其硬核知識產(chǎn)權(quán)（IP）核產(chǎn)品線中增加兩個(gè)產(chǎn)品。MIPS32?24Kc? 和4KEc? 硬核增加了該公司可合成IP核產(chǎn)品線，為剛剛啟動的、無工廠化半導(dǎo)體公司，以及想將MIPS 科技業(yè)界領(lǐng)先的 32位架構(gòu)應(yīng)用利用可于廣泛用于的數(shù)字消費(fèi)產(chǎn)品的MIPS 科技業(yè)界領(lǐng)先的 32位架構(gòu)
關(guān)鍵字： MIPS SoC ASIC