fpga soc 文章最新資訊

FPGA 設(shè)計(jì)的四種常用思想與技巧

　　本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD 邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。　　FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！乒乓操作
關(guān)鍵字： FPGA 嵌入式

大型設(shè)計(jì)中FPGA的多時(shí)鐘策略

　　利用FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA 設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對(duì)這些設(shè)計(jì)策略深入闡述。　　FPGA 設(shè)計(jì)的第一步是決定需要什么樣的時(shí)鐘速率，設(shè)計(jì)中最快的時(shí)鐘將確定FPGA 必須能處理的時(shí)鐘速率。最快時(shí)鐘速率由設(shè)計(jì)中兩個(gè)觸發(fā)器之間一個(gè)信號(hào)的傳輸時(shí)間P 來決定，如果P 大于時(shí)鐘周期T，則當(dāng)信號(hào)在一個(gè)觸發(fā)
關(guān)鍵字： FPGA 嵌入式

自適應(yīng)算術(shù)編碼的FPGA實(shí)現(xiàn)

　　算術(shù)編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術(shù)編碼的一個(gè)重要特點(diǎn)就是可以按分?jǐn)?shù)比特逼近信源熵，突破了Haffman編碼每個(gè)符號(hào)只不過能按整數(shù)個(gè)比特逼近信源熵的限制。對(duì)信源進(jìn)行算術(shù)編碼，往往需要兩個(gè)過程，第一個(gè)過程是建立信源概率表，第二個(gè)過程是對(duì)信源發(fā)出的符號(hào)序列進(jìn)行掃描編碼。而自適應(yīng)算術(shù)編碼在對(duì)符號(hào)序列進(jìn)行掃描的過程中，可一次完成上述兩個(gè)過程，即根據(jù)恰當(dāng)?shù)母怕使烙?jì)模型和當(dāng)前符號(hào)序列中各符號(hào)出現(xiàn)的頻率，自適應(yīng)地調(diào)整各符號(hào)的概率估計(jì)值，同時(shí)完成編碼。盡管從編碼效率上看不如已
關(guān)鍵字： FPGA 嵌入式

HDLC控制協(xié)議的FPGA設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種基于ＦＰＧＡ的ＨＤＬＣ協(xié)議控制系統(tǒng)?該系統(tǒng)可有效利用ＦＰＧＡ片內(nèi)硬件資源，無需外圍電路，高度集成且操作簡(jiǎn)單。重點(diǎn)對(duì)協(xié)議的ＣＲＣ校驗(yàn)及“０”比特插入模塊進(jìn)行了介紹，給出了相應(yīng)的ＶＨＤＬ代碼及功能仿真波形圖。
關(guān)鍵字： HDLC FPGA 控制協(xié)議

基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)

提出了一種基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)的設(shè)計(jì)方案，并對(duì)其中的低電壓差分信號(hào)（LVDS）傳輸方式、FPGA功能模塊以及USB傳輸模塊等進(jìn)行了介紹。
關(guān)鍵字： FPGA USB 高速數(shù)據(jù)傳輸記錄

多處理器系統(tǒng)芯片設(shè)計(jì)：IP重用和嵌入式SOC開發(fā)的邏輯方法

硅芯片技術(shù)的飛速發(fā)展給SOC設(shè)計(jì)帶來新的危機(jī)。為了保持產(chǎn)品的競(jìng)爭(zhēng)力，新的通信產(chǎn)品、消費(fèi)產(chǎn)品和計(jì)算機(jī)產(chǎn)品設(shè)計(jì)必須在功能、可靠性和帶寬方面有顯著增長(zhǎng)，而在成本和功耗方面有顯著的下降。與此同時(shí)，芯片設(shè)計(jì)人員面臨的壓力是在日益減少的時(shí)間內(nèi)設(shè)計(jì)開發(fā)更多的復(fù)雜硬件系統(tǒng)。除非業(yè)界在SOC設(shè)計(jì)方面采取一種更加有效和更加靈活的方法，否則投資回報(bào)障礙對(duì)許多產(chǎn)品來說就簡(jiǎn)直太高了。半導(dǎo)體設(shè)計(jì)和電子產(chǎn)品發(fā)明的全球性步伐將會(huì)放緩。 &
關(guān)鍵字：硅芯片技術(shù) SoC ASIC

基于FPGA的數(shù)字復(fù)接系統(tǒng)幀同步器設(shè)計(jì)與實(shí)現(xiàn)

介紹了應(yīng)用ＦＰＧＡ技術(shù)進(jìn)行幀同步器設(shè)計(jì)的實(shí)現(xiàn)原理、系統(tǒng)框圖及設(shè)計(jì)中需要注意的問題，給出了用ＶＨＤＬ描述的幾個(gè)模塊的源代碼。
關(guān)鍵字： FPGA 數(shù)字復(fù)接系統(tǒng) 幀同步器

Chipcon發(fā)布全球首顆真正SoC ZigBeeTM解決方案

3款最新產(chǎn)品來自第2代 ZigBeeTM 解決方案為更多的制造商帶來市場(chǎng)效益的快速增長(zhǎng) 2005-9-12 位于挪威奧斯陸的Chipcon公司，作為全球領(lǐng)先的供應(yīng)商，在低系統(tǒng)成本低功耗的射頻芯片和網(wǎng)絡(luò)型軟件方面, 發(fā)布了實(shí)用的CC2430產(chǎn)品家族，是世界上首個(gè)真正有效的單芯片 ZigBee TM 解決方案，這是世界上第一個(gè)真正意義上SoC ZigBee TM一站式產(chǎn)品，具有芯片可編程閃存以及通
關(guān)鍵字： Chipcon SoC ASIC

MIPS 擴(kuò)展硬IP核系列，為SoC設(shè)計(jì)人員提供高性能核心

業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)與數(shù)字消費(fèi)性及商業(yè)應(yīng)用核心解決方案提供商 MIPS 科技（美普思科技，Nasdaq：MIPS）宣布，在其硬核知識(shí)產(chǎn)權(quán)（IP）核產(chǎn)品線中增加兩個(gè)產(chǎn)品。MIPS32?24Kc? 和4KEc? 硬核增加了該公司可合成IP核產(chǎn)品線，為剛剛啟動(dòng)的、無工廠化半導(dǎo)體公司，以及想將MIPS 科技業(yè)界領(lǐng)先的 32位架構(gòu)應(yīng)用利用可于廣泛用于的數(shù)字消費(fèi)產(chǎn)品的MIPS 科技業(yè)界領(lǐng)先的 32位架構(gòu)
關(guān)鍵字： MIPS SoC ASIC

MIPS利用 FS2 為 SoC 設(shè)計(jì)提供系統(tǒng)級(jí)調(diào)試技術(shù)

為數(shù)字消費(fèi)和商業(yè)應(yīng)用提供工業(yè)標(biāo)準(zhǔn)處理器架構(gòu)與內(nèi)核的領(lǐng)先供貨商 MIPS 科技（美普思科技，Nasdaq：MIPS）宣布收購(gòu)位于美國(guó)俄勒岡州 Lake Oswego 的 First Silicon Solutions (FS2(r))的公司作為其全資子公司。FS2 公司專門致力于芯片知識(shí)產(chǎn)權(quán)（IP）、設(shè)計(jì)服務(wù)和針對(duì) SoC、SOPC、FPGA、ASSP 和 ASIC 器
關(guān)鍵字： MIPS SoC ASIC

多媒體應(yīng)用需要多處理器SoC的設(shè)計(jì)

多媒體應(yīng)用需要多處理器SoC的設(shè)計(jì) 　移動(dòng)電話正成為手持終端娛樂的中心，其同時(shí)也可作為復(fù)雜的寬帶無線電話發(fā)揮作用。用戶因?yàn)槠涞臒o線功能而選用移動(dòng)電話，但一旦隨身攜帶，用戶則進(jìn)一步希望其還能作為PDA、MP3播放器、數(shù)碼相機(jī)、攝像機(jī)、視頻播放機(jī)以及游戲機(jī)等?！　￠_發(fā)這樣的多媒體設(shè)備面臨著巨大的技術(shù)挑戰(zhàn)，特別是在服務(wù)質(zhì)量、響應(yīng)性以及電池壽命方面尤為如此。最終的解決方案在于依靠被高度集成到片上系統(tǒng)技術(shù)中的多個(gè)處理引擎。　　請(qǐng)考慮用戶面臨的以下情境：　　--消費(fèi)者使用無線電話作為帶耳機(jī)的MP3播
關(guān)鍵字：德州儀器公司 (TI) SoC ASIC

Audio/Video 8模擬卡使SOC/SIP的測(cè)試成本降低20％

Audio/Video 8模擬卡使SOC/SIP的測(cè)試成本降低20％　安捷倫科技公司為其93000 SOC系列推出Audio/Video 8模擬卡，這是半導(dǎo)體測(cè)試行業(yè)中第一個(gè)為真正的并行多站模擬測(cè)試提供8個(gè)獨(dú)立單元的插卡。Agilent Audio/Video 8卡使消費(fèi)品中使用的蜂窩基帶和其它混合信號(hào)SOC/SIP的測(cè)試成本降低了20%，如手機(jī)、汽車音響系統(tǒng)、機(jī)頂盒、MP3播放機(jī)和電腦聲卡?！　∨c現(xiàn)有的混合信號(hào)SOC測(cè)試選項(xiàng)不同，Audio/Video 8不要求用戶對(duì)多站測(cè)試共享模擬資源或購(gòu)買額外的插件
關(guān)鍵字：安捷倫科技公司 SoC ASIC

基于C的設(shè)計(jì)方式簡(jiǎn)化FPGA/協(xié)處理器混合平臺(tái)軟硬件協(xié)同設(shè)計(jì)

基于C的設(shè)計(jì)方式簡(jiǎn)化FPGA/協(xié)處理器混合平臺(tái)軟硬件協(xié)同設(shè)計(jì) 在最近幾年中日益流行在高性能嵌入式應(yīng)用中使用現(xiàn)場(chǎng)可編程門陣列（FPGA）。FPGA已經(jīng)被證明有能力處理各種不同的任務(wù)，從相對(duì)簡(jiǎn)單的控制功能到更加復(fù)雜的算法操作。雖然FPGA在某些功能上比設(shè)計(jì)專用ASIC硬件具有時(shí)間和成本上的優(yōu)勢(shì)，但在面向軟件應(yīng)用中FPGA比傳統(tǒng)處理器和DSP的優(yōu)勢(shì)并沒有體現(xiàn)出來。這很大程度上是由于過去割裂了硬件和軟件開發(fā)工具和方法之間的關(guān)系?！　∪欢罱麱PGA在面向軟件設(shè)計(jì)工具方面的發(fā)展，及器件容量的持續(xù)增
關(guān)鍵字： FPGA/協(xié)處理器

可動(dòng)態(tài)重置的PSoC器件瞄準(zhǔn)多種應(yīng)用

可動(dòng)態(tài)重置的PSoC器件瞄準(zhǔn)多種應(yīng)用Cypress的子公司Cypress微系統(tǒng)公司的可編程系統(tǒng)級(jí)芯片（PSoC）器件，是面向消費(fèi)、工業(yè)、辦公自動(dòng)化、電信和汽車應(yīng)用中的大量嵌入式控制功能而開發(fā)的高性能、現(xiàn)場(chǎng)可編程、混合信號(hào)陣列?！　ypress微系統(tǒng)公司營(yíng)銷經(jīng)理裘浩介紹說，PSoC與傳統(tǒng)的MCU的區(qū)別主要在于PSoC增加了一個(gè)模擬模塊和一個(gè)數(shù)字模塊，能完成MCU許多不能完成的工作。模擬模塊主要包含有A/D、D/A轉(zhuǎn)換器、調(diào)制解調(diào)器、濾波器等功能，數(shù)字模塊則包含有定時(shí)器、計(jì)數(shù)器、靜區(qū)發(fā)生器、偽隨機(jī)源、CRC
關(guān)鍵字： Cypress的子公司 SoC ASIC

賽普拉斯推出體積小、集成度高的PSoC(圖)

賽普拉斯推出體積小、集成度高的PSoC(圖)　　賽普拉斯半導(dǎo)體公司的子公司--賽普拉斯微系統(tǒng)公司 (Cypress MicroSystems) 近日宣布：其體積最小、集成度最高的可編程系統(tǒng)級(jí)芯片 (PSoC) 混合信號(hào)陣列已進(jìn)入批量生產(chǎn)銷售階段。除了4個(gè)可配置模擬部件和4個(gè)可配置數(shù)字部件之外，CY8C21x34器件還提供了用于程序存儲(chǔ)器的8K字節(jié)快閃存儲(chǔ)器和用于數(shù)據(jù)存儲(chǔ)的512字節(jié)SRAM，從而使其成為對(duì)成本敏感的消費(fèi)類和工業(yè)控制應(yīng)用（比如觸摸感應(yīng)控制屏、安全傳感器和控制、智能型溫度、壓力和流量傳感器、
關(guān)鍵字：賽普拉斯半導(dǎo)體公司 SoC ASIC