fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

IC在后摩爾時(shí)代的挑戰(zhàn)和機(jī)遇

　　后摩爾時(shí)代的特點(diǎn) 　　隨著工藝線寬進(jìn)入幾十納米的原子量級(jí)，反映硅工藝發(fā)展規(guī)律的摩爾定律最終將難以為繼。于是，在后摩爾時(shí)代，充分利用成熟的半導(dǎo)體工藝技術(shù)，在單個(gè)芯片上實(shí)現(xiàn)更多功能與技術(shù)的集成已成為IC技術(shù)最重要的關(guān)注點(diǎn)，系統(tǒng)芯片(SoC)的出現(xiàn)意味著IC已經(jīng)從當(dāng)初的電路和規(guī)模集成，發(fā)展到信息時(shí)代的知識(shí)集成。這種轉(zhuǎn)變將產(chǎn)生多方面的深遠(yuǎn)影響。　　首先，IC發(fā)展到系統(tǒng)芯片，已經(jīng)在相當(dāng)程度上改變著IC設(shè)計(jì)行業(yè)自身的組織結(jié)構(gòu)。SoC需要將特定電子系統(tǒng)所包含的各項(xiàng)專業(yè)技術(shù)集成到單個(gè)芯片上實(shí)現(xiàn)，需要不同專業(yè)
關(guān)鍵字：摩爾定律 SoC 摩爾定律 201001

低功耗FPGA電子系統(tǒng)優(yōu)化方法

首先與實(shí)測(cè)系統(tǒng)功耗進(jìn)行對(duì)比，驗(yàn)證了Xilinx公司ISE軟件包中FPGA功耗估算工具XPower的準(zhǔn)確性。然后對(duì)FPGA設(shè)計(jì)中影響系統(tǒng)功耗的幾個(gè)相互關(guān)聯(lián)的參數(shù)進(jìn)行取樣，通過(guò)軟件估算不同樣點(diǎn)下的系統(tǒng)功耗，找到功耗最低的取樣點(diǎn)，得到最佳設(shè)計(jì)參數(shù)，從而達(dá)到優(yōu)化系統(tǒng)設(shè)計(jì)的目的。實(shí)驗(yàn)中通過(guò)這種方法，在一個(gè)FPGA讀寫(xiě)SRAM的系統(tǒng)中，在單位時(shí)間讀寫(xiě)操作數(shù)固定的條件下，選取了讀寫(xiě)頻率與讀寫(xiě)時(shí)間占空比這兩個(gè)參數(shù)來(lái)優(yōu)化系統(tǒng)功耗。最終測(cè)試數(shù)據(jù)證明了該方法的正確性。
關(guān)鍵字： FPGA 低功耗電子系統(tǒng)優(yōu)化

基于MPC8260處理器和FPGA的DMA接口設(shè)計(jì)

引言在基于軟件無(wú)線電的某無(wú)線通信信號(hào)偵收平臺(tái)的設(shè)計(jì)中，天線接收到的信號(hào)經(jīng)過(guò)變頻器處理和A/D變換...
關(guān)鍵字： FPGA MPC8260 嵌入式 DMA接口

基于JTAG邊界掃描方式的重構(gòu)控制器的設(shè)計(jì)

為充分利用硬件資源，滿足不同的應(yīng)用需求,本文提出了一種基于JTAG邊界掃描模式配置的重構(gòu)控制器，詳細(xì)介紹控制器的硬件實(shí)現(xiàn)以及配置流程，該控制器通過(guò)模擬JTAG接口時(shí)序及TAP狀態(tài)機(jī)的功能，實(shí)現(xiàn)在系統(tǒng)配置目標(biāo)可編程器件。
關(guān)鍵字： FPGA TAP狀態(tài)機(jī) JTAG邊界掃描重構(gòu) 201001

FPGA的甜蜜時(shí)光

　　隨著2010年的來(lái)臨，當(dāng)今的全球電子公司紛紛做出明智而審慎的研發(fā)投資決定，以便借助創(chuàng)新的新產(chǎn)品，快速抓住新的市場(chǎng)機(jī)遇。FPGA越來(lái)越多地成為這些公司成功的關(guān)鍵。除了少數(shù)可超大批量生產(chǎn)的商品外，應(yīng)用ASIC的高成本和高風(fēng)險(xiǎn)無(wú)法讓絕大多數(shù)的商品贏利;現(xiàn)在面臨著加速替代ASIC所帶來(lái)的機(jī)遇，這主要體現(xiàn)在以下不同方面：芯片體系結(jié)構(gòu)，也就是能夠推出某種架構(gòu)和相關(guān)的I/O，而且，密度和性能還能夠達(dá)到一定水平，從而可以替代ASIC的功能。軟件在加速替代ASIC過(guò)程中也扮演了重要角色。高效的軟件和設(shè)計(jì)工具大大提高了
關(guān)鍵字：賽靈思 FPGA ASIC 摩爾定律

臺(tái)積電年中將為Altera試產(chǎn)28nm制程FPGA芯片

　　據(jù)業(yè)者透露，臺(tái)積電公司將于今年中期開(kāi)始為Altera公司生產(chǎn)28nm制程FPGA芯片產(chǎn)品。這種FPGA芯片將集成有28Gbps收發(fā)器，產(chǎn)品面向云計(jì)算，在線存儲(chǔ)以及移動(dòng)視頻等應(yīng)用，Altera公司兩年前曾推出該系列產(chǎn)品的 40nm制程版本。臺(tái)積電還宣布其28nm制程將為全代制程(full node:即制程升級(jí)時(shí)需要對(duì)芯片電路進(jìn)行重新設(shè)計(jì)),而且年內(nèi)其28nm制程還將具備可按客戶的需求制作出HKMG(High-K絕緣層+金屬柵極)或SiON(SiON絕緣層+硅柵極)這兩種不同柵極結(jié)構(gòu)的能力. 　　臺(tái)積電
關(guān)鍵字：臺(tái)積電 28nm FPGA Altera

恩智浦半導(dǎo)體助推DIRECTV新一代高清DVR

　　恩智浦半導(dǎo)體(NXP Semiconductors)今天宣布，全球最受歡迎的電視服務(wù)商DIRECTV 將采用恩智浦全套高清(HD)數(shù)字視頻錄像機(jī)(DVR)衛(wèi)星系統(tǒng)芯片(SoC)解決方案，開(kāi)發(fā)下一代高清 DVR衛(wèi)星節(jié)目接收器。HR24 DVR新技術(shù)帶來(lái)的多點(diǎn)共享功能將使DIRECTV用戶通過(guò)現(xiàn)有同軸電纜在家里各個(gè)房間方便地實(shí)現(xiàn)優(yōu)質(zhì)高清數(shù)字節(jié)目和數(shù)據(jù)信息接收。　　DIRECTV公司首席技術(shù)官Romulo Pontual表示：“除高清畫(huà)質(zhì)外，讓我們的用戶放心輕松地在自己家里實(shí)現(xiàn)多點(diǎn)共享是我們
關(guān)鍵字： NXP SoC DVR HD

TI展示配有OMAP4 SOC芯片的視頻播放器樣機(jī)

　　本周一SlashGear網(wǎng)站曝光了一臺(tái)裝備有德州儀器公司OMAP4 SOC芯片的便攜視頻播放器設(shè)備原型機(jī)，這款設(shè)備據(jù)稱具備三分屏顯示能力，同時(shí)還能提供投影視頻信號(hào)，相比前代OMAP3 SOC芯片，OMAP4的處理器內(nèi)核部分升級(jí)為采用1GHz ARM Cortex-A9核心，能效有了較大的提升。　　這次展示的樣機(jī)將專供OMAP4開(kāi)發(fā)者使用。機(jī)身正面設(shè)有兩個(gè)攝像頭，背面還設(shè)有一個(gè)一千兩百萬(wàn)像素?cái)z像頭;另外還集成了15流明亮度DLP投影機(jī)。機(jī)身除集成有HDMI接口之外，還設(shè)有以太網(wǎng)接口，USB2.0
關(guān)鍵字： TI SOC OMAP4

理解FPGA 中的壓穩(wěn)態(tài)

理解FPGA 中的壓穩(wěn)態(tài) 本白皮書(shū)介紹FPGA 中的壓穩(wěn)態(tài)，為什么會(huì)出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計(jì)失敗的。介紹怎樣計(jì)算壓穩(wěn)態(tài)MTBF，重點(diǎn)是對(duì)結(jié)果造成影響的各種器件和設(shè)計(jì)參數(shù)。
引言
當(dāng)信號(hào)在不相關(guān)或者異步時(shí)鐘域
關(guān)鍵字： FPGA 壓穩(wěn)態(tài)

采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實(shí)現(xiàn)創(chuàng)

人們對(duì)寬帶服務(wù)的帶寬要求越來(lái)越高，促使芯片供應(yīng)商使用更多的高速串行收發(fā)器。因此，下一代應(yīng)用采用了多種數(shù)據(jù)速率，從幾Mbps 到數(shù)百Gbps，在一種設(shè)備中集成了多種協(xié)議和服務(wù)。以太網(wǎng)等迅速發(fā)展的標(biāo)準(zhǔn)以及對(duì)提高
關(guān)鍵字： FPGA ASIC 40 nm

基于FPGA和MB86S02的數(shù)字圖像處理系統(tǒng)設(shè)計(jì)

介紹了基于SOPC技術(shù)的嵌入式數(shù)字圖像處理系統(tǒng)的設(shè)計(jì)方法，該系統(tǒng)以Alteral公司的Nios嵌入式軟件處理器為核心來(lái)分別對(duì)圖像的采集、存儲(chǔ)，圖像處理，顯示等功能模塊進(jìn)型結(jié)構(gòu)設(shè)計(jì)，最后把處理數(shù)據(jù)通過(guò)網(wǎng)絡(luò)發(fā)送到接收端，從而完成了利用嵌入式系統(tǒng)和Internet技術(shù)的信息溝通。
關(guān)鍵字：處理理系設(shè)計(jì) 圖像數(shù)字 FPGA MB86S02 基于

高速流水線浮點(diǎn)加法器的FPGA實(shí)現(xiàn)

本工程設(shè)計(jì)完全符合IP核設(shè)計(jì)的規(guī)范流程，而且完成了Verilog HDL建模、功能仿真、綜合、時(shí)序仿真等IP核設(shè)計(jì)的整個(gè)過(guò)程，電路功能正確。實(shí)際上，本系統(tǒng)在布局布線后，其系統(tǒng)的最高時(shí)鐘頻率可達(dá)80MHz。雖然使用浮點(diǎn)數(shù)會(huì)導(dǎo)致舍入誤差，但這種誤差很小，可以忽略。實(shí)踐證明，本工程利用流水線結(jié)構(gòu)，方便地實(shí)現(xiàn)了高速、連續(xù)、大數(shù)據(jù)量浮點(diǎn)數(shù)的加法運(yùn)算，而且設(shè)計(jì)結(jié)構(gòu)合理，性能優(yōu)異，可以應(yīng)用在高速信號(hào)處理系統(tǒng)中。
關(guān)鍵字： FPGA 流水線浮點(diǎn) 加法器

基于FPGA的掃頻信號(hào)源的研究與設(shè)計(jì)

介紹掃頻電路和DDS技術(shù)的原理，利用FPGA設(shè)計(jì)一個(gè)以DDS技術(shù)為基礎(chǔ)的掃頻信號(hào)源，給出用Verilog語(yǔ)言編程的實(shí)現(xiàn)方案和實(shí)現(xiàn)電路。并通過(guò)采用流水線技術(shù)提高了相位累加器的運(yùn)算速度，通過(guò)改進(jìn)ROM壓縮算法以減小存儲(chǔ)器的容量，完成了對(duì)整個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)。運(yùn)用QuartusⅡ軟件仿真驗(yàn)證了程序設(shè)計(jì)的正確性，最終在硬件電路上實(shí)現(xiàn)了該掃頻信號(hào)源。
關(guān)鍵字： FPGA 掃頻信號(hào)源

Altera 發(fā)布28-nm FPGA技術(shù)創(chuàng)新

　　Altera公司今天宣布了在即將推出的28nm FPGA中采用的創(chuàng)新技術(shù)：嵌入式HardCopy®模塊、部分重新配置新方法以及嵌入式28-Gbps收發(fā)器，這些技術(shù)將極大的提高下一代Altera® FPGA的密度和I/O性能，并進(jìn)一步鞏固相對(duì)于ASIC和ASSP的競(jìng)爭(zhēng)優(yōu)勢(shì)。　　快速增長(zhǎng)的寬帶應(yīng)用如高清晰(HD)視頻、云計(jì)算、網(wǎng)絡(luò)數(shù)據(jù)存儲(chǔ)和移動(dòng)視頻等對(duì)基礎(chǔ)設(shè)備和最終用戶設(shè)備開(kāi)發(fā)人員提出了新挑戰(zhàn)。他們?cè)鯓硬拍軌蜓杆偬岣呦到y(tǒng)帶寬，同時(shí)滿足嚴(yán)格的功耗和成本要求呢?Altera開(kāi)發(fā)了最新的創(chuàng)新
關(guān)鍵字： Altera 28nm FPGA