fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

MIPS與Tensilica攜手推動(dòng)Android平臺(tái)上的SoC設(shè)計(jì)

　　MIPS 科技公司與 Tensilica公司攜手推動(dòng)流行的Android™平臺(tái)上的系統(tǒng)級(jí)芯片(SoC)的設(shè)計(jì)活動(dòng)。通過(guò)雙方的合作，MIPS科技和Tesilica將協(xié)助廠商加速設(shè)計(jì)出基于Android的新型家庭娛樂(lè)和移動(dòng)消費(fèi)產(chǎn)品。一款集成了MIPS32TM處理器內(nèi)核和Tensilica的HiFi 2 音頻DSP的設(shè)計(jì)，將于2010年1月7日在拉斯維加斯舉行的消費(fèi)電子展(CES)上進(jìn)行聯(lián)合演示。　　MIPS科技營(yíng)銷(xiāo)副總裁Art Swift表示：“我們持續(xù)推動(dòng)Android進(jìn)入更
關(guān)鍵字： MIPS Android SoC

超越 SoC 的設(shè)計(jì)創(chuàng)新

　　大多數(shù)軟、硬件工程師都很熟悉 FPGA，這點(diǎn)應(yīng)該勿庸置疑。這種熟悉不見(jiàn)得是實(shí)質(zhì)性的熟悉，而是從概念上比較了解，也就是說(shuō) FPGA 功能的快速發(fā)展和成本的不斷下降是大家都不容忽略的優(yōu)勢(shì)。同時(shí)，他們也認(rèn)識(shí)到這種可編程器件顯然能方便地作為各種數(shù)字電路以及邏輯處理的高靈活度、低成本的載體。　　基本說(shuō)來(lái)，在設(shè)計(jì)方案中發(fā)揮 FPGA 的功能就是簡(jiǎn)單地映射出所需的邏輯，然后將其下載至適當(dāng)容量大小的器件中。這有些像大型處理器系統(tǒng)主體設(shè)計(jì)的輔助支持工作，而且在該層面上也確實(shí)發(fā)揮著自身的支持性作用。　　近期一些應(yīng)
關(guān)鍵字： SoC FPGA

基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)

設(shè)計(jì)基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核，介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動(dòng)顯示方式和IP核設(shè)計(jì)方法，給出8段數(shù)碼管動(dòng)態(tài)顯示IP核的Verilog HDL程序源代碼及其C語(yǔ)言驅(qū)動(dòng)程序。此IP核可例化成1～8個(gè)共陰極(或共陽(yáng)極)數(shù)碼管控制器，能方便地控制1～8個(gè)數(shù)碼管同時(shí)顯示數(shù)字和小數(shù)點(diǎn)位。測(cè)試結(jié)果表明，該IP核工作可靠、穩(wěn)定，可直接應(yīng)用于電子設(shè)計(jì)中。
關(guān)鍵字： FPGA 8段數(shù)碼管動(dòng)態(tài)顯示 IP核

基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

針對(duì)某恒溫箱控制系統(tǒng)中存在的非線性、時(shí)變等特點(diǎn)，結(jié)合傳統(tǒng)PID與現(xiàn)代模糊控制理論，以EP1C12型FP-GA為核心控制器，采用模塊化思想，設(shè)計(jì)并實(shí)現(xiàn)溫度模糊自適應(yīng)PID控制。實(shí)際運(yùn)行結(jié)果表明，采用該方法可明顯改善控制效果，在簡(jiǎn)化設(shè)計(jì)的同時(shí)，也可提高系統(tǒng)的運(yùn)算速度和可靠性。
關(guān)鍵字： PID 控制器設(shè)計(jì) 適應(yīng) 模糊 FPGA 溫度基于

基于FPGA技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)

1　引　言　　同步在通信系統(tǒng)中占有非常重要的地位,同步系統(tǒng)性能的高低在很大程度上決定了通信系統(tǒng)的質(zhì)量,甚至通信的成敗。相關(guān)器是同步系統(tǒng)的關(guān)鍵部件之一,因此,要求相關(guān)器須有比其它部件更高的可靠性。
關(guān)鍵字： FPGA 數(shù)字相關(guān)器

基于ADC和FPGA脈沖信號(hào)測(cè)量的設(shè)計(jì)方案

0引言測(cè)頻和測(cè)脈寬現(xiàn)在有多種方法。通?；贛CU的信號(hào)參數(shù)測(cè)量，由于其MCU工作頻率很低，所以能夠達(dá)到...
關(guān)鍵字：測(cè)量脈沖信號(hào) ADC FPGA

對(duì)基于FPGA的高速路由查找算法的研究

0引言隨著網(wǎng)絡(luò)流量的不斷增加和路由表容量的不斷增大，路由查找已經(jīng)成為制約因特網(wǎng)的主要瓶頸。盡...
關(guān)鍵字： FPGA 高速路由查找算法

基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

可編程邏輯器件FPGA以其開(kāi)發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢(shì)，廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域，近年來(lái)在消費(fèi)電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂(lè)如游戲機(jī)開(kāi)發(fā)與應(yīng)用中的巨大商
關(guān)鍵字： FPGA

三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn),三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn)，目前國(guó)內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特
關(guān)鍵字：核心架構(gòu) 設(shè)計(jì) 實(shí)現(xiàn) DSP FPGA 圖像信息處理三維 FPGA dsp

基于SOC的高精度紅外測(cè)溫系統(tǒng)設(shè)計(jì)

基于SOC的高精度紅外測(cè)溫系統(tǒng)設(shè)計(jì),溫度測(cè)量主要有兩種方式：一種是傳統(tǒng)的接觸式測(cè)量，另一種是以紅外測(cè)溫為代表的非接觸式測(cè)量。傳統(tǒng)的溫度測(cè)量不僅反應(yīng)速度慢，而且必須與被測(cè)物體接觸。紅外測(cè)溫以紅外傳感器為核心進(jìn)行非接觸式測(cè)量，特別適用于高溫
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 測(cè)溫紅外 SOC 高精度基于

2011年EPON將迎來(lái)騰飛時(shí)代

　　根據(jù)國(guó)內(nèi)主要寬帶運(yùn)營(yíng)商的要求及規(guī)劃，未來(lái)的發(fā)展依然會(huì)以EPON為主，包括10G和1G的EPON。為了應(yīng)對(duì)國(guó)內(nèi)接入網(wǎng)市場(chǎng)對(duì)于EPON產(chǎn)品形態(tài)的需求，我們基于芯片設(shè)計(jì)了一些不同形態(tài)的解決方案：包括能提供2路硬件解碼或軟件解碼的VoIPONU的參考設(shè)計(jì);整合了4口以太網(wǎng)交換機(jī)的多用戶接入終端的參考設(shè)計(jì);高密度16口、24口以太網(wǎng)交換機(jī)的MDU參考設(shè)計(jì)，以及計(jì)劃中的整合了16口IPPBX的參考設(shè)計(jì)等。　　普然的10GEPON方案是一個(gè)基于FPGA的SoC(系統(tǒng)級(jí)芯片)MAC，其包涵一個(gè)強(qiáng)大的包處理引擎，從
關(guān)鍵字： FPGA EPON SoC

IBM展示基于極薄SOI襯底的22nm技術(shù)

　　IBM研究人員開(kāi)發(fā)出了基于極薄SOI(ETSOI)的全耗盡CMOS技術(shù)，面向22nm及以下節(jié)點(diǎn)。　　在IEDM會(huì)議上，IBM Albany研發(fā)中心的Kangguo Cheng稱該FD-ETSOI工藝已獲得了25nm柵長(zhǎng)，非常適合于低功耗應(yīng)用。除了場(chǎng)效應(yīng)管，IBM的工程師還在極薄SOI襯底上制成了電感、電容等用于制造SOC的器件。　　該ETSOI技術(shù)包含了幾項(xiàng)工藝創(chuàng)新，包括源漏摻雜外延淀積(無(wú)需離子注入)，以及提高的源漏架構(gòu)。　　該技術(shù)部分依賴于近期SOI晶圓供應(yīng)商推出了硅膜厚度為6nm的S
關(guān)鍵字： IBM CMOS 22nm SOC

基于FPGA的AGWN信號(hào)生成器

在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí)，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過(guò)分析AGWN的性質(zhì)，采用自頂向下的設(shè)計(jì)思路，將AGWN信號(hào)分成若干模塊，最終使用Verilog硬件描述語(yǔ)言，完成了通信
關(guān)鍵字： FPGA AGWN 信號(hào) 生成器

FPGA在步進(jìn)電機(jī)控制中的應(yīng)用

步進(jìn)電機(jī)是一種將電脈沖轉(zhuǎn)化為角位移的執(zhí)行機(jī)構(gòu)?？梢酝ㄟ^(guò)控制脈沖數(shù)來(lái)控制步進(jìn)電機(jī)的角位移量，從而達(dá)到準(zhǔn)確定位的目的，同時(shí)可以通過(guò)控制脈沖頻率來(lái)控制電機(jī)的速度和加速度，從而達(dá)到調(diào)速的目的。由于步進(jìn)電機(jī)
關(guān)鍵字：應(yīng)用控制電機(jī) 步進(jìn) FPGA FPGA 控制系統(tǒng) 步進(jìn)電機(jī) 電機(jī)鐵芯

基于FPGA的簡(jiǎn)易數(shù)字存儲(chǔ)示波器設(shè)計(jì)

0 引言
高速數(shù)字化采集技術(shù)和FPGA技術(shù)的發(fā)展已經(jīng)對(duì)傳統(tǒng)測(cè)試儀器產(chǎn)生了深刻的影響。數(shù)字存儲(chǔ)示波器(DS0)是模擬示波器技術(shù)、數(shù)字化測(cè)量技術(shù)、計(jì)算機(jī)技術(shù)的綜合產(chǎn)物，他主要以微處理器、數(shù)字存儲(chǔ)器、A／D轉(zhuǎn)換器和D
關(guān)鍵字： FPGA 數(shù)字存儲(chǔ)示波器設(shè)計(jì)