- 用FPGA動態(tài)探頭與數(shù)字VSA對DSP設計實時分析, 隨著 FPGA 在數(shù)字通信設計領域(蜂窩基站、衛(wèi)星通信和雷達)的高性能信號處理電路中成為可行的選擇,分析和調試工具必須包括能幫助您在最短時間內得到電路最佳性能的新技術?! ‰m然現(xiàn)在已經有多種連接仿真與射頻
- 關鍵字:
設計 實時 分析 DSP VSA 動態(tài) 探頭 數(shù)字 FPGA
- O引言FPGA(FieldProgrammableGateArray,現(xiàn)場可編程門陣列)是一種高密度可編程邏輯器件,它支持...
- 關鍵字:
FPGA Max+Plus 出租車計價器
- 引言網絡化運動控制是未來運動控制的發(fā)展趨勢,隨著高速加工技術的發(fā)展,對網絡節(jié)點間的時間同步精度...
- 關鍵字:
FPGA 時鐘頻率同步
- 引言PCB光板測試機基本的測試原理是歐姆定律,其測試方法是將待測試點間加一定的測試電壓,用譯碼電...
- 關鍵字:
FPGA PCB測試機
- O 引 言
FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)是一種高密度可編程邏輯器件,它支持系統(tǒng)可編程,通過寫入不同的配置數(shù)據(jù)就可以實現(xiàn)不同的邏輯功能。使用FPGA來設計電子系統(tǒng),具有設計周期短
- 關鍵字:
FPGA 出租車計價器
- 0 引 言
現(xiàn)代通訊電子設備的抗干擾測試已經成為必須的測試項目,主要的干擾類型為噪聲干擾。在通信信道測試和電子對抗領域里,噪聲始終是最基本、最常用的干擾源之一。如何產生穩(wěn)定和精確的噪聲信號已經成為一
- 關鍵字:
FPGA 高斯白噪聲 發(fā)生器
- 復用器是數(shù)字電視前端平臺的關鍵設備,它的主要功能是完成對輸入多路傳輸流(Transport Stream,TS)的復用工作,它的性能穩(wěn)定性直接影響前端平臺的運行。而復用器對傳輸流中節(jié)目特殊信息(Program Spe-cial Info
- 關鍵字:
MPEG FPGA PSI 復用器
- 基于0.13微米CMOS工藝下平臺式FPGA中可重構RAM模塊的一種設計方法,1. 引言
對于需要大的片上存儲器的各種不同的應用,F(xiàn)PGA 需要提供可重構且可串聯(lián)的存儲器陣列。通過不同的配置選擇,嵌入式存儲器陣列可以被合并從而達到位寬或字深的擴展并且可以作為單端口,雙端口
- 關鍵字:
RAM 重構 模塊 設計 方法 FPGA 平臺 0.13 微米 CMOS 工藝
- 2009年12月17日,在無錫召開的2009年中國集成電路產業(yè)促進大會暨第四屆“中國芯”頒獎典禮上,CSIP發(fā)布了2009中國集成電路設計業(yè)發(fā)展報告。
集成電路是信息產業(yè)的基礎和核心,是信息社會發(fā)展的戰(zhàn)略性產業(yè)。2009年4 月國務院正式出臺了“電子信息產業(yè)調整和振興規(guī)劃”,指出完善集成電路產業(yè)體系,引導芯片設計企業(yè)與整機制造企業(yè)加強合作,依靠整機升級擴大國內有效需求,實現(xiàn)集成電路等核心產業(yè)關鍵技術的突破。
CSIP作為集成電路產業(yè)發(fā)展促進機
- 關鍵字:
IC設計 SoC 中國芯
- 1 系統(tǒng)方案 GSM(Global System for Mobile Communications)為全球移動通訊系統(tǒng),是一種起源于歐洲的移動通信技術標準,其開發(fā)目的是讓全球各地可以共同使用一個移動電話網絡標準,讓用戶使用一部手機就能行遍全球
- 關鍵字:
FPGA 防盜 定位追蹤 系統(tǒng)
- 在數(shù)字通信系統(tǒng)中,同步技術是非常重要的,而位同步是最基本的同步。位同步時鐘信號不僅用于監(jiān)測輸入碼元信號,確保收發(fā)同步,而且在獲取幀同步及對接收的數(shù)字碼元進行各種處理的過程中也為系統(tǒng)提供了一個基準
- 關鍵字:
FPGA DPLL 位同步時鐘
- FPGA中SPI復用配置的編程方法, SPI(Serial Peripheral Interface,串行外圍設備接口)是一種高速、全雙工、同步的通信總線,在芯片的引腳上只占用4根線,不僅節(jié)約了芯片的引腳,同時在PCB的布局上還節(jié)省空間。正是出于這種簡單、易用的特性,
- 關鍵字:
編程 方法 配置 復用 SPI FPGA
- FPGA的時鐘頻率同步設計,引 言
網絡化運動控制是未來運動控制的發(fā)展趨勢,隨著高速加工技術的發(fā)展,對網絡節(jié)點間的時間同步精度提出了更高的要求。如造紙機械,運行速度為1 500~1 800m/min,同步運行的電機之間1μs的時間同步誤差將
- 關鍵字:
設計 同步 頻率 時鐘 FPGA
fpga soc介紹
您好,目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473