fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

聯(lián)發(fā)科下一代旗艦Soc曝光：臺(tái)積電4nm工藝

　　昨晚，博主數(shù)碼閑聊站爆料，明年是聯(lián)發(fā)科沖擊高端市場(chǎng)的關(guān)鍵一年，聯(lián)發(fā)科下一代旗艦芯片將是前期唯一一款基于臺(tái)積電4nm工藝打造的產(chǎn)品。　　此前披露的信息顯示，聯(lián)發(fā)科下一代旗艦Soc可能會(huì)命名為天璣2000。　　據(jù)爆料，天璣2000將采用超大核+大核+小核的三叢核架構(gòu)，其中超大核為Cortex X2，與目前的Cortex-X1相比，Cortex-X2在指令集升級(jí)為ARMv9-A的同時(shí)，還針對(duì)分支預(yù)測(cè)與預(yù)取單元、流水線(xiàn)長(zhǎng)度、亂序執(zhí)行窗口、FP/ASIMD流水線(xiàn)、載入存儲(chǔ)窗口和結(jié)構(gòu)等進(jìn)行了專(zhuān)門(mén)優(yōu)化，提升處理效
關(guān)鍵字：聯(lián)發(fā)科 Soc

芯翼信息科技完成近5億元B輪融資

近日，物聯(lián)網(wǎng)智能終端系統(tǒng)SoC芯片提供商芯翼信息科技（上海）有限公司（以下簡(jiǎn)稱(chēng)：芯翼信息科技或公司）完成近5億元B輪融資，資金主要用于加強(qiáng)芯片產(chǎn)品研發(fā)、完善生產(chǎn)制造供應(yīng)鏈、擴(kuò)充核心團(tuán)隊(duì)等。本輪投資由招銀國(guó)際、中金甲子聯(lián)合領(lǐng)投，招商局資本、寧水集團(tuán)、亞昌投資等跟投，另外老股東峰瑞資本、晨道資本、華睿資本等持續(xù)加注。芯翼信息科技成立于2017年，是一家專(zhuān)注于物聯(lián)網(wǎng)智能終端系統(tǒng)SoC芯片研發(fā)的高新技術(shù)企業(yè)，產(chǎn)品涵蓋通訊、主控計(jì)算、傳感器、電源管理、安全等專(zhuān)業(yè)領(lǐng)域。公司創(chuàng)始人及核心研發(fā)團(tuán)隊(duì)來(lái)自于美國(guó)博通、邁凌、瑞
關(guān)鍵字：芯翼信息智能終端 SoC

Silicon Labs在全球率先推出安全Sub-GHz片上系統(tǒng)，無(wú)線(xiàn)傳輸距離超過(guò)1英里，電池壽命超過(guò)10年

– Silicon Labs擴(kuò)展Series 2平臺(tái)，支持Amazon Sidewalk、mioty、無(wú)線(xiàn)M-Bus和Z-Wave
關(guān)鍵字： Silicon Labs 物聯(lián)網(wǎng) SoC

AI與機(jī)器學(xué)習(xí)發(fā)展迅速，F(xiàn)PGA可提供高能效和靈活性

1? ?為什么AI/ML發(fā)展如此迅速？多年來(lái)，人工智能（AI）/機(jī)器學(xué)習(xí)（ML）市場(chǎng)一直以指數(shù)級(jí)的速度快速增長(zhǎng)，其解決方案遍布我們周?chē)?，從機(jī)器人和其他機(jī)械系統(tǒng)的預(yù)測(cè)故障算法、電子商務(wù)中的購(gòu)買(mǎi)行為建議、自動(dòng)駕駛車(chē)輛的目標(biāo)檢測(cè)、電子交易中的風(fēng)險(xiǎn)緩解到DNA測(cè)序等等，我們身邊有各種各樣的解決方案，示例不勝枚舉。那么，為什么AI/ML發(fā)展如此迅速呢？據(jù)IDC、Gartner和其他市調(diào)機(jī)構(gòu)的分析，全球大約80%的數(shù)據(jù)是非結(jié)構(gòu)化數(shù)據(jù)。電子郵件、照片、語(yǔ)音郵件、視頻和許多其他數(shù)據(jù)源每天都在堆積。無(wú)論
關(guān)鍵字： AI 機(jī)器學(xué)習(xí) FPGA

一種基于FPGA的BiSS編碼器解碼器設(shè)計(jì)

BiSS協(xié)議是一種高速同步串行通信協(xié)議，使用BiSS協(xié)議的編碼器有利于提高伺服控制系統(tǒng)的動(dòng)態(tài)性能，在高精度絕對(duì)式編碼器中應(yīng)用廣泛。本文在分析BiSS協(xié)議數(shù)據(jù)幀特點(diǎn)的基礎(chǔ)上，利用FPGA設(shè)計(jì)了BiSS協(xié)議編碼器解碼器，采集了BiSS協(xié)議編碼器位置數(shù)據(jù)和總線(xiàn)波形，通過(guò)與DSP聯(lián)合使用，基于BiSS協(xié)議編碼器對(duì)永磁同步電機(jī)的動(dòng)態(tài)性能進(jìn)行了驗(yàn)證，結(jié)果表明該設(shè)計(jì)的合理性。
關(guān)鍵字： BiSS FPGA 編碼器 DSP 202108

基于FPGA的一種DDR4存儲(chǔ)模塊設(shè)計(jì)

5G通信的主要特征包括“高速率、大帶寬”，為了滿(mǎn)足高速率、大帶寬數(shù)據(jù)的傳輸要求，需要一種存儲(chǔ)技術(shù)對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)。本文就存儲(chǔ)技術(shù)結(jié)合DDR4協(xié)議，設(shè)計(jì)了一種DDR4傳輸機(jī)制，本研究采用高性能的XCVU9P系列的FPGA芯片作為控制芯片，使用其內(nèi)部自帶的DDR4 SDRAM（MIG）IP核進(jìn)行例化核設(shè)計(jì)。經(jīng)過(guò)驗(yàn)證，實(shí)現(xiàn)在250 MHz時(shí)鐘下對(duì)DDR4 SDRAM的讀/寫(xiě)操作，數(shù)據(jù)無(wú)丟失，能夠保證高速率、大帶寬數(shù)據(jù)正常傳輸，該傳輸機(jī)制具有良好的可靠性、適用性及有效性。
關(guān)鍵字： DDR4 高速率大帶寬 FPGA 202108

英特爾推進(jìn)全新架構(gòu)，面向數(shù)據(jù)中心、HPC-AI和客戶(hù)端計(jì)算

　　英特爾推出兩大x86 CPU內(nèi)核、兩大數(shù)據(jù)中心SoC、兩款獨(dú)立GPU，以及變革性的客戶(hù)端多核性能混合架構(gòu)　　本文作者：Raja M.Koduri英特爾公司高級(jí)副總裁兼加速計(jì)算系統(tǒng)和圖形事業(yè)部總經(jīng)理　　架構(gòu)是硬件和軟件的“煉金術(shù)”。它融合特定計(jì)算引擎所需的先進(jìn)晶體管，通過(guò)領(lǐng)先的封裝技術(shù)將它們連接，集成高帶寬和低功耗緩存，在封裝中為混合計(jì)算集群配備高容量、高帶寬內(nèi)存和低時(shí)延、可擴(kuò)展互連，并確保所有軟件無(wú)縫地加速。披露面向新產(chǎn)品的架構(gòu)創(chuàng)新，是英特爾架構(gòu)師在每年架構(gòu)日上的期許，今年舉辦的第三屆英特爾架構(gòu)日令人
關(guān)鍵字：英特爾架構(gòu)日 CPU SoC GPU IPU

基于逐次最鄰近插值的動(dòng)力電池電壓模擬方法*

動(dòng)力電池模擬系統(tǒng)是新能源汽車(chē)測(cè)試平臺(tái)等工業(yè)領(lǐng)域的重要裝備，而電池模型是該系統(tǒng)能否精確模擬電池特性的關(guān)鍵環(huán)節(jié)。為兼顧數(shù)據(jù)容量和給定電壓的精確性，提出逐次最鄰近插值算法應(yīng)用于電池模型數(shù)據(jù)查表，該方法根據(jù)動(dòng)力電池在電池電荷狀態(tài)(State of Charge，SOC)初始段、平穩(wěn)段和末尾段的輸出特性，建立了三個(gè)不同分辨率的模型子表，并借鑒最鄰近插值算法的計(jì)算量小和容易實(shí)現(xiàn)的優(yōu)點(diǎn)，采用對(duì)模型表逐次迭代分區(qū)，進(jìn)而逼近實(shí)際SOC和采樣電流對(duì)應(yīng)的電池模型給定電壓值，達(dá)到細(xì)化電池模型表分辨率效果。討論了迭代次數(shù)選擇對(duì)算法
關(guān)鍵字：查表最鄰近插值算法動(dòng)力電池 SOC 給定電壓 202102

毫米波5G接收機(jī)多速率數(shù)據(jù)設(shè)計(jì)與研究

針對(duì)5G毫米波通信宏基站、微基站等設(shè)備的研發(fā)、生產(chǎn)、預(yù)認(rèn)證、維修保障等測(cè)試需求，設(shè)計(jì)一款可應(yīng)用于“5G新基建”通信設(shè)備產(chǎn)業(yè)鏈多環(huán)節(jié)所需儀表的高效多速率信號(hào)接收機(jī)處理模塊。采用先進(jìn)的并行多相濾波技術(shù)和任意速率比FFT處理技術(shù)，基于FPGA算法平臺(tái)實(shí)現(xiàn)毫米波5G接收機(jī)多路信號(hào)接收時(shí)域/頻域并行變速率處理邏輯電路，提高5G復(fù)雜波形接收機(jī)信號(hào)解析的實(shí)時(shí)性。實(shí)驗(yàn)結(jié)果表明，該電路能高效完成5G復(fù)雜波形接收機(jī)信號(hào)的時(shí)域/頻域解析，適合作為毫米波5G接收機(jī)多速率數(shù)據(jù)處理實(shí)施方案，滿(mǎn)足毫米波5G接收機(jī)的功能設(shè)計(jì)要求。
關(guān)鍵字： FPGA 5G 毫米波接收機(jī) 202105

基于EG4A20BG256和AD7403的電流采樣電路設(shè)計(jì)

AD7403是一種Σ-Δ型模數(shù)轉(zhuǎn)換器，廣泛應(yīng)用于需要電氣隔離的伺服控制電機(jī)相電流采集場(chǎng)合。EG4A20BG256是一種國(guó)產(chǎn)FPGA，適用于伺服控制系統(tǒng)信號(hào)采集﹑接口擴(kuò)展等應(yīng)用場(chǎng)景。本文基于EG4A20BG256 FPGA設(shè)計(jì)了AD7403模數(shù)轉(zhuǎn)換器接口電路，采集永磁同步電機(jī)相電流，并與伺服控制電路內(nèi)霍爾電流傳感器和DSP采樣結(jié)果進(jìn)行了對(duì)比。結(jié)果表明，EG4A20BG256 FPGA可以通過(guò)AD7403模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)對(duì)永磁同步電機(jī)相電流的準(zhǔn)確采集。
關(guān)鍵字： AD7403 EG4A20BG256 FPGA DSP 永磁同步電機(jī) 202105

衛(wèi)星導(dǎo)航信號(hào)多通道隔離轉(zhuǎn)換測(cè)量顯示系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

設(shè)計(jì)并實(shí)現(xiàn)了一種BD/GPS衛(wèi)星導(dǎo)航信號(hào)多通道隔離轉(zhuǎn)換測(cè)量顯示系統(tǒng)。該系統(tǒng)將一路輸入的BD/GPS信號(hào)通過(guò)功分器轉(zhuǎn)換為等量的四路隔離輸出信號(hào)，經(jīng)FPGA解析后實(shí)時(shí)顯示在電腦屏幕上，為BD/GPS信號(hào)的使用提供直觀的數(shù)據(jù)基礎(chǔ)。
關(guān)鍵字： BD/GPS FPGA 功分器隔離 202107

一種BiSS協(xié)議的編碼器數(shù)據(jù)讀取方法

摘要：針對(duì)目前BiSS協(xié)議編碼器數(shù)據(jù)讀取多采用FPGA實(shí)現(xiàn)的實(shí)際情況，文中介紹一種基于XMC4500微控制器的BiSS協(xié)議編碼器數(shù)據(jù)讀取實(shí)現(xiàn)方案。采用該方案，可將使用BiSS協(xié)議編碼器的伺服系統(tǒng)控制電路常用的DSP+FPGA雙控制器架構(gòu)方式簡(jiǎn)化為XMC4500單控制器方式，在一定程度上降低了硬件成本和開(kāi)發(fā)難度。用該方案采集BiSS協(xié)議編碼器數(shù)據(jù)的實(shí)物平臺(tái)，使用LabVIEW顯示對(duì)讀取的數(shù)據(jù)，并與電機(jī)自帶增量編碼器值進(jìn)行對(duì)比，同時(shí)記錄BiSS協(xié)議編碼器實(shí)際數(shù)據(jù)波形圖，結(jié)果表明，該方案具有較高的采樣速率和較好
關(guān)鍵字： 202106 BiSS XMC4500 DSP FPGA LabVIEW

5G NR小區(qū)搜索算法的研究及FPGA實(shí)現(xiàn)

隨著移動(dòng)通信的高速發(fā)展，5G NR通信已經(jīng)進(jìn)入我們的日常生活，5G系統(tǒng)對(duì)信息傳輸制訂了全新標(biāo)準(zhǔn)，基于5G NR的小區(qū)搜索相對(duì)于長(zhǎng)期演進(jìn)（LTE）而言，對(duì)同步信號(hào)進(jìn)行了重新定義。文章詳細(xì)分析了5G NR系統(tǒng)的主輔同步信號(hào)（PSS&SSS），對(duì)其新增內(nèi)容進(jìn)行了研究，提出了適用于5G NR系統(tǒng)的小區(qū)搜索算法，使用MATLAB軟件對(duì)該算法的性能進(jìn)行了仿真分析，最后在FPGA上實(shí)現(xiàn)開(kāi)發(fā)應(yīng)用。
關(guān)鍵字： 5G NR FPGA 小區(qū)搜索 PSS SSS 202105

賽靈思：以更高AI效能功耗比支持邊緣運(yùn)算自主

邊緣運(yùn)算主要包含以下四個(gè)部分，低時(shí)延、AI算力、低功耗以及安全和保密，這四者是邊緣自主非常重要的組成部分，也是邊緣區(qū)別于工業(yè)和IoT的一個(gè)主要特點(diǎn)，也就是用運(yùn)算資源來(lái)支持邊緣的自主，使它能夠獨(dú)立于云端。賽靈思Versal AI Edge系列資深產(chǎn)品線(xiàn)經(jīng)理 Rehan Tahir賽靈思Versal AI Edge系列高級(jí)產(chǎn)品線(xiàn)經(jīng)理Rehan Tahir指出，當(dāng)賽靈思在2018年引入Versal ACAP的時(shí)候，首先推出的是Versal Core和Prime系列，用于云端和網(wǎng)絡(luò)，然后推出了Vers
關(guān)鍵字：賽靈思 FPGA ADAS

5G毫米波基帶數(shù)據(jù)傳輸?shù)难芯颗c實(shí)現(xiàn)

隨著通信技術(shù)的快速發(fā)展，5G已經(jīng)正式商用，5G的6G以下波段對(duì)傳輸有很高的要求，在6G以上的毫米波段要求的信號(hào)帶寬更大，數(shù)據(jù)傳輸速率更高，高速大帶寬信號(hào)要求基帶信號(hào)處理的速度將大大增加，對(duì)極高速數(shù)據(jù)流的實(shí)時(shí)處理和解析使測(cè)試變得更加困難，本文主要是研究與設(shè)計(jì)毫米波基帶數(shù)據(jù)的傳輸與實(shí)現(xiàn)：前端DA的研究與設(shè)計(jì)、傳輸鏈路的FPGA實(shí)現(xiàn)以及毫米波數(shù)據(jù)的DSP接收處理過(guò)程，最后把實(shí)現(xiàn)流程成功應(yīng)用到5G測(cè)試儀表之中，驗(yàn)證了設(shè)計(jì)的正確性。
關(guān)鍵字： 202104 毫米波 FPGA 基帶數(shù)據(jù) DSP