首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章 最新資訊

基于EDA 技術(shù)（FPGA）的自動(dòng)門控制系統(tǒng)設(shè)計(jì)

  • 引 言門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動(dòng)。21 世紀(jì)的今天，門更加突出了安全理念，強(qiáng)調(diào)了有效性：有效地防范、通行、疏散，同時(shí)還突出了建筑藝術(shù)的理念，強(qiáng)調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
  • 關(guān)鍵字： FPGA  EDA  自動(dòng)門  控制系統(tǒng)設(shè)計(jì)    

DSP架構(gòu)應(yīng)對智能電網(wǎng)諧波污染分析的挑戰(zhàn)

  • 21ic智能電網(wǎng)：在過去，諧波分析儀不僅非常昂貴，而且難以集成到大規(guī)模制造的電表中。因此，對電網(wǎng)進(jìn)行諧波污染分析是一件非常困難的事情，只能偶爾由專業(yè)操作員在某些特定位置進(jìn)行。如今，芯片不僅可以集成更多的信
  • 關(guān)鍵字： DSP  架構(gòu)  分析  智能電網(wǎng)    

基于FPGA核心的數(shù)字化儀模塊設(shè)計(jì)

  • PXI總線是NI公司在計(jì)算機(jī)外設(shè)總線PCI的基礎(chǔ)上實(shí)現(xiàn)的新一代儀器總線，已經(jīng)成為業(yè)界開放式總線的標(biāo)準(zhǔn)，基于PXI總線的數(shù)字化儀模塊是現(xiàn)代測 試系統(tǒng)中重要的一種數(shù)據(jù)記錄與處理設(shè)備。設(shè)計(jì)一個(gè)雙通道12 bit/250 MHz采樣頻
  • 關(guān)鍵字： FPGA  核心  數(shù)字化儀  模塊設(shè)計(jì)    

Renesas采用Tensilica HiFi音頻/語音DSP

  • Tensilica日前宣布與Renesas Electronics簽署協(xié)議，授權(quán)該公司使用HiFi音頻/語音DSP(數(shù)字信號處理器)。Renesas Electronics將使用HiFi DSP開發(fā)一系列SOC(片上系統(tǒng))，這些SOC將用于手機(jī)、平板電腦、汽車和其他多媒體設(shè)備上。
  • 關(guān)鍵字： Tensilica  Renesas  DSP  

Altera通過早期使用計(jì)劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢

  • 　　Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開放計(jì)算語言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級C語言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法，大大簡化了FPGA的開發(fā)。作為EAP計(jì)劃的一部分，客戶能夠預(yù)先了解Altera的OpenCL解決方案，參加面向FPGA的OpenCL培訓(xùn)課程，獲得相關(guān)資料，觀看其技術(shù)演示。 　　OpenCL是一種開放編程標(biāo)準(zhǔn)，能夠跨CPU、GPU和
  • 關(guān)鍵字： Altera  FPGA  OpenCL   

基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器設(shè)計(jì)

  • 摘 要： 結(jié)合FPGA嵌入式系統(tǒng)具有硬件電路高并行度和軟件編程控制簡單的特點(diǎn)，設(shè)計(jì)了一套基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器，能夠完成雷達(dá)中頻和視頻信號、雜波和干擾信號的模擬，實(shí)現(xiàn)雷達(dá)系統(tǒng)在不具備實(shí)際接收前端
  • 關(guān)鍵字： FPGA  嵌入式系統(tǒng)  雷達(dá)  信號模擬器    

基于FPGA在彈上信息處理機(jī)中的應(yīng)用

  • 引言信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其
  • 關(guān)鍵字： FPGA  信息處理  中的應(yīng)用    

基于Spartan-3 FPGA的視頻采集系統(tǒng)設(shè)計(jì)

  • 引言視頻采集的主流實(shí)現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號處理器。它們作為輔處理器，可在主CPU控制下進(jìn)行視頻信號的采集壓
  • 關(guān)鍵字： Spartan  FPGA  視頻采集  系統(tǒng)設(shè)計(jì)    

利用C和匯編語言混合編程實(shí)現(xiàn)DSP軟件設(shè)計(jì)

  • 眾所周知，匯編語言具有更高的性能優(yōu)勢，而用C語言編碼則能更容易和快速地實(shí)現(xiàn)。DSP處理器功能的不斷增強(qiáng)以及編譯器優(yōu)化技術(shù)的提高，使得傳統(tǒng)的用匯編語言編寫DSP應(yīng)用程序的做法逐漸被淘汰?，F(xiàn)在的DSP應(yīng)用程序幾乎都
  • 關(guān)鍵字： DSP  匯編語言  混合編程  軟件設(shè)計(jì)    

基于DSP／BIOS的多信號并行處理軟件架構(gòu)設(shè)計(jì)

  • 基于DSP／BIOS的多信號并行處理軟件架構(gòu)設(shè)計(jì),摘要 利用DSP芯片設(shè)計(jì)出能夠支持多類信號多路并行處理的軟件，可減少外圍專用算法芯片的使用，降低設(shè)計(jì)成本、縮小印制板尺寸、縮短開發(fā)周期。文中介紹了一種利用DSP／BIOS操作系統(tǒng)進(jìn)行快速開發(fā)設(shè)計(jì)的軟件架構(gòu)，不僅滿
  • 關(guān)鍵字： 軟件  架構(gòu)  設(shè)計(jì)  處理  并行  DSP  BIOS  信號  基于  

NI基于FPGA的控制系統(tǒng)為智能電網(wǎng)電力電子系統(tǒng)帶來革新

  • .NISingle-BoardRIO通用逆變器控制器(GeneralPurposeInverterController,GPIC)提供個(gè)了一個(gè)革命性...
  • 關(guān)鍵字： FPGA  NI  智能電網(wǎng)電力電子  

高速DSP系統(tǒng)的電路板級電磁兼容性分析與設(shè)計(jì)

  • 高速DSP系統(tǒng)的電路板級電磁兼容性分析與設(shè)計(jì),隨著高速DSP技術(shù)的廣泛應(yīng)用，相應(yīng)的高速DSP的PCB設(shè)計(jì)就顯得十分重要。由于DSP是一個(gè)相當(dāng)復(fù)雜、種類繁多并有許多分系統(tǒng)的數(shù)、模混合系統(tǒng)，所以來自外部的電磁輻射以及內(nèi)部元器件之間、分系統(tǒng)之間和各傳輸通道間的串?dāng)_
  • 關(guān)鍵字： 分析  設(shè)計(jì)  電磁兼容  電路板  DSP  系統(tǒng)  高速  

基于FPGA的IRIG-B編碼器的設(shè)計(jì)

  • 我國靶場測量、工業(yè)控制、電力系統(tǒng)測量與保護(hù)、計(jì)算、通信、氣象等測試設(shè)備均采用國際標(biāo)準(zhǔn)IRIG-B格式的時(shí)間碼(簡稱B碼)作為時(shí)間同步標(biāo)準(zhǔn)。B碼是一種串行的時(shí)間格式，分為直流碼(DC碼)和交流碼(AC碼)兩種，其格式和碼
  • 關(guān)鍵字： IRIG-B  FPGA  編碼器    

大容量無線傳輸技術(shù)中DSP的啟動(dòng)方法

  • 大容量無線傳輸技術(shù)中DSP的啟動(dòng)方法,1 引言

    在極低譜密度，高頻譜利用率的大容量

    如果DSP 的程序小于1K 字節(jié)，那么上述ROM 啟動(dòng)機(jī)制已經(jīng)可以完成程序的加載。然而事實(shí)上大部分DSP 的程序會(huì)大于1K 字節(jié)，這時(shí)就需要?jiǎng)?chuàng)建一個(gè)特定啟動(dòng)程序來完成更多
  • 關(guān)鍵字： 啟動(dòng)  方法  DSP  技術(shù)  無線  傳輸  大容量  

基于FPGA的可復(fù)用通信接口設(shè)計(jì)

  • 摘要：集成電路設(shè)計(jì)越來越向系統(tǒng)級的方向發(fā)展，解決模塊間的接口問題顯得尤為重要。 SPI 串行總線是一種常用的標(biāo)準(zhǔn)接口，其使用簡單方便而且占用系統(tǒng)資源少，應(yīng)用相當(dāng)廣泛。 本文將介紹一種新的通用的SPI 總線的FPGA
  • 關(guān)鍵字： FPGA  可復(fù)用  接口設(shè)計(jì)  通信    
共9912條 266/661 |‹ « 264 265 266 267 268 269 270 271 272 273 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473