EEPW首頁(yè) >>
主題列表 >>
dsp+fpga
dsp+fpga 文章 進(jìn)入dsp+fpga技術(shù)社區(qū)
基于賽靈思FPGA的頻率計(jì)設(shè)計(jì)
- 首先是將頻率分頻,產(chǎn)生1HZ頻率,程序如下:-------------------------------------------------------------------
-- 說(shuō)明: 分頻模塊,將標(biāo)準(zhǔn)輸入頻率分頻為1HZ
-- 文件: fenpin.vhd
-- 作者:
-- 日期: 2012/0 - 關(guān)鍵字: FPGA 賽靈思 頻率計(jì)設(shè)
FPGA雙雄新年展望——新產(chǎn)品步入新階段
- 日前,F(xiàn)PGA兩大廠商賽靈思及Altera先后公布了公司最新季度報(bào)告, 賽靈思2013年1月17日宣布公司2013年三季度銷(xiāo)售額為5.098億美元,環(huán)比下降6%,同比無(wú)變化,凈利潤(rùn)為1.036億美元。 Altera則在2013年1月23日發(fā)布了公司2012年四季度財(cái)報(bào),財(cái)報(bào)顯示公司該季度銷(xiāo)售額為4.394億美元,同比下降4%,環(huán)比下降11%,凈利潤(rùn)為1.208億美元。 盡管兩家公司都出現(xiàn)了利潤(rùn)下滑的現(xiàn)象,但對(duì)于未來(lái)信心滿滿。 “隨著Kintex-7及Vietex-6
- 關(guān)鍵字: 賽靈思 FPGA
Altera在京展示業(yè)界最全面28nm最新技術(shù)

- 2013年1月22日,Altera 公司 (Nasdaq: ALTR) 在北京演示目前業(yè)界最全面的28-nm FPGA 器件系列產(chǎn)品所提供的靈活性與性能,其中包括 Stratix® V, Arria® V , Cyclone® V, SoC FPGAs,以及 OpenCL 演示。來(lái)自中國(guó)最主要行業(yè)媒體現(xiàn)場(chǎng)體驗(yàn) Altera 28-nm FPGA 產(chǎn)品系列如何幫助設(shè)計(jì)師實(shí)現(xiàn)更低成本、更高效能、更低能耗,為客戶提供差異化的解決方案。 Alt
- 關(guān)鍵字: Altera 28nm FPGA OpenCL SoC
基于DSP的雙電動(dòng)機(jī)同步控制平臺(tái)設(shè)計(jì)
- 引言長(zhǎng)期以來(lái),電動(dòng)機(jī)作為機(jī)械能和電能的轉(zhuǎn)換裝置,在各個(gè)領(lǐng)域得到了廣泛應(yīng)用。無(wú)刷直流電動(dòng)機(jī)綜合了直流電動(dòng)機(jī)和交流電動(dòng)機(jī)的優(yōu)點(diǎn),既具有交流電動(dòng)機(jī)結(jié)構(gòu)簡(jiǎn)單、運(yùn)行可靠、維護(hù)方便的特點(diǎn),又具有直流電動(dòng)機(jī)運(yùn)行效率
- 關(guān)鍵字: DSP 雙電動(dòng)機(jī) 平臺(tái)設(shè)計(jì) 同步控制
基于FPGA和DSP的微振動(dòng)傳感器信號(hào)采集系統(tǒng)設(shè)計(jì)
- 摘要:為實(shí)現(xiàn)對(duì)雙M—Z型光纖微振動(dòng)傳感器的振動(dòng)信號(hào)進(jìn)行實(shí)時(shí)檢測(cè)和處理,提出一種基于FPGA和DSP的數(shù)據(jù)采集和實(shí)時(shí)處理系統(tǒng)。通過(guò)描述系統(tǒng)的硬件設(shè)計(jì)原理和寄存器配置,以及軟件框架和流程,介紹了系統(tǒng)的設(shè)計(jì)和實(shí)
- 關(guān)鍵字: FPGA DSP 振動(dòng)傳感器 信號(hào)采集
基于DSP/BIOS的數(shù)據(jù)采集系統(tǒng)研制

- 基于DSP/BIOS的數(shù)據(jù)采集系統(tǒng)研制,摘要:針對(duì)多模式、高速、大數(shù)量采集及網(wǎng)絡(luò)實(shí)時(shí)上傳的要求,設(shè)計(jì)專(zhuān)用數(shù)據(jù)采集系統(tǒng)。硬件上以DM642作為主控CPU,軟件上利用其內(nèi)嵌的DSP/BIOS操作系統(tǒng)調(diào)度網(wǎng)絡(luò)控制任務(wù)、數(shù)據(jù)采集任務(wù)、周期觸發(fā)線程以及硬件中斷,并利
- 關(guān)鍵字: DSP/BIOS DM642 多線程 NDK 數(shù)據(jù)采集
利用CPLD實(shí)現(xiàn)FPGA的快速加載
- 基于SRAM的FPGA由于其可編程、可升級(jí)的特性,被廣泛應(yīng)用于現(xiàn)代通信系統(tǒng)中。由于其易失性,每次上電后都需要重新對(duì)FPGA進(jìn)行加載。隨著通信系統(tǒng)復(fù)雜度的提高,F(xiàn)PGA配置文件越來(lái)越大,加載時(shí)間越來(lái)越長(zhǎng),嚴(yán)重影響系統(tǒng)的啟動(dòng)時(shí)同。為了提高FPGA的加載效率,在此提出一種通過(guò)CPLD進(jìn)行FPGA串行加載的方案。通過(guò)驗(yàn)證,該方法既能能提高FPGA加載效率,又能節(jié)省CPU和FPGA的GIPO管腳,降低系統(tǒng)啟動(dòng)時(shí)間,非常適用于現(xiàn)代復(fù)雜通信系統(tǒng)。
- 關(guān)鍵字: CPLD FPGA
面向異步視頻的嵌入式圖像處理系統(tǒng)設(shè)計(jì)

- 面向異步視頻的嵌入式圖像處理系統(tǒng)設(shè)計(jì),摘要:在此設(shè)計(jì)出一種基于DSP+FPGA技術(shù)的面向異步視頻的嵌入式圖像處理系統(tǒng),以一種靈活的架構(gòu)避免了幀間不同步方法對(duì)雙口RAM顯存的需求,既能夠保證圖像輸出質(zhì)量,又有利于提升圖像處理的性能指標(biāo)。系統(tǒng)以FPGA為核心
- 關(guān)鍵字: 異步視頻 圖像處理 嵌入式系統(tǒng) FPGA 幀存切換
dsp+fpga介紹
您好,目前還沒(méi)有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
