dsp+fpga 文章最新資訊

用CH365實(shí)現(xiàn)PCI息線與DSP的通信

針對(duì)數(shù)控機(jī)床控制發(fā)展中的新要求，提出并設(shè)計(jì)一種新型的控制方案。運(yùn)用PCI總線實(shí)現(xiàn)與DSP的通信，以提高控制效率和實(shí)時(shí)性；應(yīng)用CPLD解決雙口RAM的仲裁控制邏輯問題。在硬件設(shè)計(jì)完成之后，提出了雙向通信的軟件測(cè)試方法。
關(guān)鍵字：通信 DSP PCI 實(shí)現(xiàn) CH365

DSP開發(fā)中值得注意的幾個(gè)問題

DSP是數(shù)字信號(hào)處理或數(shù)字信號(hào)處理器的縮寫，它的應(yīng)用正隨著數(shù)字化的飛速發(fā)展而日益廣泛。但是如何很快地入門進(jìn)行DSP開發(fā)，一直都是業(yè)界討論的問題。本文將以德州儀器公司(TI)的DSP為例來介紹一些開發(fā)經(jīng)驗(yàn)，以供大家參考。選擇DSP的型號(hào) &n
關(guān)鍵字： DSP 開發(fā) 問題嵌入式系統(tǒng) 嵌入式

地面數(shù)字電視符號(hào)與載波同步的FPGA實(shí)現(xiàn)

　　1 引言　　中國(guó)于2006年8月頒布了數(shù)字電視的地面廣播標(biāo)準(zhǔn)GB20600-2006，成為繼美國(guó)ATSC、歐洲D(zhuǎn)VB-T、日本ISDB-T之后又一重要的地面數(shù)字電視廣播的國(guó)家標(biāo)準(zhǔn)。GB20600-2006中對(duì)中國(guó)數(shù)字電視地面?zhèn)鬏?DigitalTerrestrial Television Broadcasting，DTTB)系統(tǒng)傳輸?shù)膸Y(jié)構(gòu)、信道編碼和調(diào)制作了具體的規(guī)定。其中幀結(jié)構(gòu)的基本單元——信號(hào)幀采用了循環(huán)擴(kuò)展的時(shí)域幀頭結(jié)構(gòu)，即在每3780個(gè)符號(hào)的幀體前加入一定長(zhǎng)度的經(jīng)循環(huán)擴(kuò)展后的偽隨機(jī)序列作
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字電視 FPGA 載波 MCU和嵌入式微處理器

Xilinx推出針對(duì)Intel前端總線（FSB）的FPGA加速解決方案

　　賽靈思公司宣布開始正式發(fā)放高性能計(jì)算行業(yè)首款針對(duì)Intel前端總線(FSB)的FPGA加速解決方案商業(yè)許可。基于高性能65nm Virtex™-5 平臺(tái) FPGA 和Intel® QuickAssist技術(shù)，賽靈思公司的加速計(jì)算平臺(tái)(Accelerated Computing Platform, ACP)M1許可包支持實(shí)現(xiàn)全速1066MHz FSB性能。ACP M1許可包目前已開始向系統(tǒng)集成商提供，支持他們進(jìn)行解決方案的開發(fā)，以提高基于Intel處理器的服務(wù)器平臺(tái)的性能，并保證把功
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 FPGA FSB

AVS編碼與DSP實(shí)現(xiàn)的視頻編碼器

介紹一種基于TMS320DM6446的視頻壓縮處理系統(tǒng)，該系統(tǒng)采用我國(guó)具有自主知識(shí)產(chǎn)權(quán)的AVS編碼標(biāo)準(zhǔn)，可實(shí)現(xiàn)對(duì)視頻信號(hào)的高速實(shí)時(shí)處理；詳細(xì)介紹了系統(tǒng)的硬件原理及結(jié)構(gòu)、軟件設(shè)計(jì)與實(shí)現(xiàn)以廈AVS編碼標(biāo)準(zhǔn)的主要技術(shù)指標(biāo)，并針對(duì)TMS329DM6446芯片的特點(diǎn)對(duì)算法和軟件設(shè)計(jì)進(jìn)行了優(yōu)化。
關(guān)鍵字：視頻編碼器實(shí)現(xiàn) DSP 編碼 AVS

單片DSP處理器功能系統(tǒng)的SOPC技術(shù)設(shè)計(jì)

單片DSP處理器功能系統(tǒng)的SOPC技術(shù)設(shè)計(jì),結(jié)合Altera公司推出的Nios II嵌入式軟核處理器，提出一種具有常規(guī)DSP處理器功能的NiosII系統(tǒng)SOPC解決方案
關(guān)鍵字： SOPC 技術(shù) 設(shè)計(jì) 系統(tǒng) 功能 DSP 處理器單片

德州儀器全球核心大學(xué)計(jì)劃登陸中國(guó)

　　德州儀器|儀表(TI)宣布誠(chéng)邀中國(guó)三所大學(xué)--清華大學(xué)、上海交通大學(xué)及電子科技大學(xué)加入其“全球核心大學(xué)計(jì)劃”，由此進(jìn)一步加強(qiáng)其對(duì)中國(guó)技術(shù)創(chuàng)新的承諾。上述三所大學(xué)將和全球另外四所大學(xué)共同組成TI大學(xué)合作項(xiàng)目的研究網(wǎng)絡(luò)。此次中國(guó)大學(xué)的加入充分體現(xiàn)了TI致力于長(zhǎng)期發(fā)展中國(guó)教育與高等研究事業(yè)的決心。　　TI中國(guó)大學(xué)計(jì)劃始于1996年。十多年來，TI不僅支持上述三所大學(xué)設(shè)立了數(shù)字信號(hào)處理(DSP)技術(shù)中心，并在其他141所中國(guó)大學(xué)中建立了160多個(gè)實(shí)驗(yàn)室。目前，TIDSP、微控制器以及模擬技術(shù)在這些大學(xué)的教
關(guān)鍵字：消費(fèi)電子德州儀器 DSP 大學(xué) 嵌入式

基于FPGA的李沙育圖形在手持式示波表中實(shí)現(xiàn)

　　1.引言　　示波器測(cè)量頻率和相位的方法很多， “李沙育圖形法”就是其中用得最多的一種?！袄钌秤龍D形法”又稱波形合成法，就是將被測(cè)頻率的信號(hào)和頻率已知的標(biāo)準(zhǔn)信號(hào)分別加至示波器的Y軸輸入端和x軸輸入端，在示波器顯示屏上將出現(xiàn)一個(gè)合成圖形，這個(gè)圖形就是李沙育圖形。李沙育圖形隨兩個(gè)輸入信號(hào)的頻率、相位、幅度不同，所呈現(xiàn)的波形也不同。　　早期的模擬示波器顯示李沙育圖形的原理是將電信號(hào)轉(zhuǎn)換為光信號(hào)，核心部分是陰極射線示波管(CRT)。將輸入信號(hào)加到示波管內(nèi)部的偏轉(zhuǎn)系統(tǒng)，高速電子經(jīng)聚焦、加速和偏轉(zhuǎn)后，打到熒
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 示波器 MCU和嵌入式微處理器

CEVA的DSP內(nèi)核成為全球領(lǐng)先無線手機(jī)IC供應(yīng)商及OEM的首選

　　隨著無線應(yīng)用領(lǐng)域開始向開放式及可授權(quán)的信號(hào)處理解決方案轉(zhuǎn)移，在這業(yè)界趨勢(shì)推動(dòng)之下，CEVA公司作為DSP內(nèi)核授權(quán)的領(lǐng)先廠商現(xiàn)正逐漸成為全球領(lǐng)先的無線手機(jī)IC供應(yīng)商和OEM。加上NXP Semiconductors (恩智浦半導(dǎo)體公司) 宣布已在其超低成本蜂窩解決方案中選用CEVA-Teak™ DSP，進(jìn)一步印證了這個(gè)趨勢(shì)的發(fā)展。　　NXP是繼Broadcom、智多微電子 (Chipnuts) 、EoNex、英飛凌 (Infineon)、InterDigital、瑞薩 (Renesas)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) CEVA DSP IC 消費(fèi)電子

瞄準(zhǔn)智能監(jiān)控與目標(biāo)跟蹤應(yīng)用，DSP成監(jiān)控半導(dǎo)體市場(chǎng)新寵

關(guān)鍵字：監(jiān)控半導(dǎo)體市場(chǎng) DSP 新寵跟蹤智能目標(biāo) 瞄準(zhǔn) 應(yīng)用

DSP智能攝像機(jī)必須向檢測(cè)識(shí)別報(bào)警型發(fā)展

關(guān)鍵字：識(shí)別報(bào)警發(fā)展檢測(cè) 必須智能攝像機(jī) DSP

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) TCN HDLC FPGA MCU和嵌入式微處理器

基于DSP的工頻電量測(cè)試儀硬件電路設(shè)計(jì)

以TMS320VC33 DSP為核心，采用鉗形電流互感器輸入和電壓直接輸入，設(shè)計(jì)出了電壓，電流，功率，電網(wǎng)頻率，電網(wǎng)功率因數(shù)的測(cè)量電路，用該設(shè)計(jì)的工頻電量測(cè)試儀在實(shí)際應(yīng)用中，效果良好。
關(guān)鍵字：硬件電路設(shè)計(jì) 測(cè)試儀電量 DSP 基于

基于FPGA的可配置通信平臺(tái)設(shè)計(jì)

本文設(shè)計(jì)了一種基于FPGA的、通用可配置的通信開發(fā)與測(cè)試平臺(tái)。針對(duì)不同信道編碼和調(diào)制方式的組合，通過采用實(shí)時(shí)軟硬件重構(gòu)技術(shù)，該平臺(tái)可以在短期內(nèi)完成相應(yīng)通信系統(tǒng)的構(gòu)建、驗(yàn)證和配置。
關(guān)鍵字： FPGA 可配置通信平臺(tái)設(shè)計(jì)

異步通信起始位正確檢測(cè)的VHDL實(shí)現(xiàn)

　　摘要：基于FPGA/CPLD的UART設(shè)計(jì)眾多，本文分析了3倍頻采樣方法存在的不足，同時(shí)分析了16倍頻采樣對(duì)起始位檢測(cè)的可靠性，并給出相關(guān)的VHDL硬件描述語言程序代碼。　　關(guān)健詞：異步數(shù)據(jù);UART;FPGA/CPLD;VHDL 　　概述　　隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展，可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要，以EDA技術(shù)作為開發(fā)手段，用一塊
關(guān)鍵字： 0711_A 雜志_設(shè)計(jì)天地嵌入式系統(tǒng) 單片機(jī) 異步數(shù)據(jù) UART FPGA/CPLD VHDL MCU和嵌入式微處理器