首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

FLIR借助HDL代碼生成技術(shù)加速熱成像FPGA的開發(fā)

  • MathWorks 于本日宣布，F(xiàn)LIR Systems 通過使用 MATLAB 和 HDL Coder，將熱成像 FPGA 開發(fā)過程中從概念的形成到構(gòu)建可在現(xiàn)場測試的原型的時(shí)間縮短了 60%。
  • 關(guān)鍵字： MathWorks  FPGA  

Altera率先在業(yè)界推出全系列28-nm FPGA產(chǎn)品

  • Altera公司(NASDAQ: ALTR)日前宣布，開始成品發(fā)售28-nm FPGA系列所有三種產(chǎn)品，包括，Stratix? V、Arria? V和Cyclone? V 器件。Altera 最新發(fā)售低成本、低功耗產(chǎn)品系列中容量最大的Cyclone V FPGA， 為業(yè)界樹立了新 里程碑。
  • 關(guān)鍵字： Altera  FPGA  28-nm  

一種應(yīng)用于OFDM系統(tǒng)中的符號精確定時(shí)算法的FPGA實(shí)

  • 摘要：OFDM技術(shù)是下一代移動(dòng)通信的主流技術(shù)，在信息量大，功率受限的多媒體傳感網(wǎng)的OFDM系統(tǒng)中，以突發(fā)模式傳輸數(shù)據(jù)，要求快速精確地完成定時(shí)同步。這里分析了一種應(yīng)用于OFDM系統(tǒng)中基于長訓(xùn)練序列與本地序列互相關(guān)的
  • 關(guān)鍵字： OFDM  FPGA  應(yīng)用于  系統(tǒng)    

基于FPGA的高速實(shí)時(shí)/回放分級復(fù)接器設(shè)計(jì)

  • 摘要：利用國際空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì) (CCSDS)高級在軌系統(tǒng)(AOS)建議，提出了兩級復(fù)用的方案，設(shè)計(jì)了一種具有載荷數(shù)據(jù)存儲(chǔ)功能的高速實(shí)時(shí)/回放分級復(fù)接器。該方案采用FPGA技術(shù),對星上載荷輸出的數(shù)據(jù)使用了兩級全異步
  • 關(guān)鍵字： FPGA  回放  分級  復(fù)接器    

基于FPGA的高精度時(shí)間數(shù)字轉(zhuǎn)換電路設(shè)計(jì)

  • 摘要：本文介紹一種基于 FPGA高精度時(shí)間數(shù)字轉(zhuǎn)換電路的設(shè)計(jì)方法，利用片內(nèi)鎖相環(huán)（PLL）和環(huán)形移位寄存器，采用不高的系統(tǒng)時(shí)鐘便可得到很高的時(shí)間分辨率，且占用較少邏輯資源。可作為功能電路獨(dú)立使用，也可作為 IP核
  • 關(guān)鍵字： FPGA  高精度  電路設(shè)計(jì)  數(shù)字轉(zhuǎn)換    

高速DSP系統(tǒng)PCB板的可靠性設(shè)計(jì)分析

  • 隨著微電子技術(shù)的高速發(fā)展，新器件的應(yīng)用導(dǎo)致現(xiàn)代EDA設(shè)計(jì)的電路布局密度大，而且信號的頻率也很高，隨著高速器件的使用，高速DSP(數(shù)字信號處理) 系統(tǒng)設(shè)計(jì)會(huì)越來越多，處理高速DSP應(yīng)用系統(tǒng)中的信號問題成為設(shè)計(jì)的重要
  • 關(guān)鍵字： 設(shè)計(jì)  分析  可靠性  PCB  DSP  系統(tǒng)  高速  

FPGA提升智能手機(jī)設(shè)計(jì)差異化

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： FPGA  智能手機(jī)  差異化  Lattice  I2C  

基于DSP的高功率因數(shù)PWM整流器的控制實(shí)現(xiàn)

  • 摘要：PWM整流器是一種高功率因數(shù)的電源變流器。采用了電流追蹤型控制方式對PWM整流器進(jìn)行控制，并且設(shè)計(jì)了以高性能的DSP芯片TMS320F240為核心的全數(shù)字控制系統(tǒng)。實(shí)驗(yàn)證明，該控制系統(tǒng)具有控制靈活，精度高，動(dòng)態(tài)響應(yīng)
  • 關(guān)鍵字： 整流器  控制  實(shí)現(xiàn)  PWM  因數(shù)  DSP  功率  基于  

TI在TMS320C66x 多核DSP上為OpenMP API提供商業(yè)支持

  • ??????? 2012 年 9 月 3 日，北京訊日前，德州儀器 (TI) 宣布率先為多核 DSP 上的 OpenMP TM 應(yīng)用編程接口 (API) 提供商業(yè)支持，幫助開發(fā)人員進(jìn)一步充分發(fā)揮多核數(shù)字信號處理器 (DSP) 的潛力。OpenMP API 是一款便攜式可擴(kuò)展模型，可為采用 KeyStone TMS320C66x 多核 DSP 的開發(fā)人員提供一款支持并行應(yīng)用開發(fā)的簡單高靈活接口，充分滿足關(guān)鍵性任務(wù)、工業(yè)自動(dòng)化、嵌入式視覺、
  • 關(guān)鍵字： TI  DSP  

DARPA授權(quán)RF-FPGA項(xiàng)目合同 開發(fā)可編程射頻前端技術(shù)

  • ?　　美國國防預(yù)先研究計(jì)劃局射頻和微波技術(shù)專家正在與6家國防企業(yè)和大學(xué)合作，開發(fā)可編程射頻前端元件，以減少軍事通信、電子戰(zhàn)和信號情報(bào)系統(tǒng)(SIGINT)的成本和開發(fā)時(shí)間。 　　迄今為止，DARPA授權(quán)了6份關(guān)于“現(xiàn)場可編程門陣列射頻技術(shù)(RF-FPGA)”項(xiàng)目的合同。該項(xiàng)目旨在通過收發(fā)器鏈編程，跨不同應(yīng)用程序重復(fù)使用同一組射頻前端元件。從根本上講， RF-FPGA項(xiàng)目試圖將現(xiàn)場可編程門陣列(FPGA)在數(shù)字計(jì)算方面的成功應(yīng)用經(jīng)驗(yàn)轉(zhuǎn)移到射頻和微波技術(shù)，從而在廣泛應(yīng)用中減少
  • 關(guān)鍵字： DARPA  FPGA  

電子工程師經(jīng)驗(yàn)：FPGA設(shè)計(jì)風(fēng)格須知

  • 在進(jìn)行FPGA設(shè)計(jì)時(shí)，有很多需要我們注意的地方。具有好的設(shè)計(jì)風(fēng)格才能做出好的設(shè)計(jì)產(chǎn)品，這一點(diǎn)是毋庸置疑的。那么，接下來，小編就帶大家一起來看看，再進(jìn)行FPGA設(shè)計(jì)時(shí)，我們都要注意哪些呢?　　一.命名風(fēng)格：　　1不
  • 關(guān)鍵字： FPGA  電子工程師  經(jīng)驗(yàn)    

集成式比特誤碼率測試儀在FPGA中的應(yīng)用

  • 隨著高速數(shù)字系統(tǒng)的發(fā)展，高速串行數(shù)據(jù)被廣泛使用，內(nèi)嵌高速串行接口的FPGA也得到大量應(yīng)用，相應(yīng)的高速串行信號質(zhì)量的測試也越來越頻繁和重要。通常用示波器觀察信號波形、眼圖、抖動(dòng)來衡量信號的質(zhì)量，Xilinx提供的
  • 關(guān)鍵字： FPGA  集成式  比特  誤碼率測試儀    

基于FPGA 的偽隨機(jī)序列的生成方法及應(yīng)用

  • 摘要：通過分析各種偽隨機(jī)序列生成方法，提出了一種基于M 序列的連續(xù)抽樣方法，可以生 成滿足自適應(yīng)光學(xué)系統(tǒng)SPGD 控制算法要求的多路、相互獨(dú)立以及服從伯努利分布的偽隨機(jī)序 列。該方法適合于用FPGA 等超大規(guī)模集成
  • 關(guān)鍵字： FPGA  偽隨機(jī)序列  方法    

采用多內(nèi)核DSP多處理器的軍事集成系統(tǒng)設(shè)計(jì)

  • 在以網(wǎng)絡(luò)為中心的戰(zhàn)場上，所有系統(tǒng)（平臺）都互連節(jié)點(diǎn)，共同為軍事人員提供任務(wù)關(guān)鍵型信息。這種方式正不斷推動(dòng)創(chuàng)新 ...
  • 關(guān)鍵字： 多內(nèi)核  DSP  多處理器  集成系統(tǒng)  

基于FPGA的DDS基本信號發(fā)生器的設(shè)計(jì)

  • 摘要：本設(shè)計(jì)基于DDS原理和FPGA技術(shù)按照順序存儲(chǔ)方式，將對正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲(chǔ)在ROM波形表里，通過外接設(shè)備撥扭開關(guān)和鍵盤控制所需波形信號的輸出，最終將波形信息顯示在LC
  • 關(guān)鍵字： FPGA  DDS  信號發(fā)生器    
共9912條 264/661 |‹ « 262 263 264 265 266 267 268 269 270 271 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473