首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> dsp+fpga

如何有效的管理FPGA設(shè)計(jì)中的時(shí)序問題

  • 如何有效的管理FPGA設(shè)計(jì)中的時(shí)序問題,　當(dāng)
    　　　　二、導(dǎo)言　　FPGA的設(shè)計(jì)與高速接口技術(shù)可以幫助你滿足今天的市場(chǎng)要求，但也提出了一些有趣的設(shè)計(jì)挑戰(zhàn)。為了確保存儲(chǔ)器接口的數(shù)據(jù)傳輸準(zhǔn)確，在超過200兆赫茲以上，進(jìn)行時(shí)序分析將發(fā)揮更突出的作用，以
  • 關(guān)鍵字： 時(shí)序  問題  設(shè)計(jì)  FPGA  有效  管理  如何  

視頻監(jiān)控系統(tǒng)中如何快速實(shí)現(xiàn)ARM和DSP的通信和協(xié)同工作

  • 視頻監(jiān)控系統(tǒng)中如何快速實(shí)現(xiàn)ARM和DSP的通信和協(xié)同工作,　
    　　圖1 達(dá)芬奇軟件結(jié)構(gòu)框圖　　通過第一部分的介紹，我們知道了TI數(shù)字視頻軟件開發(fā)包(DVSDK)中的Codec Engine軟件模塊可以幫助我們輕松地實(shí)現(xiàn)ARM和DSP或協(xié)處理器的協(xié)同工作，以及Codec Engine軟件模塊的概要情
  • 關(guān)鍵字： DSP  通信  協(xié)同  工作  ARM  實(shí)現(xiàn)  監(jiān)控系統(tǒng)  如何  快速  視頻  

DSP基礎(chǔ)知識(shí)問答

  • DSP基礎(chǔ)知識(shí)問答,一、問：如何解決Flash編程問題:可不可以先用仿真器下載到外程序存儲(chǔ)RAM中，然后程序代碼將程序代碼自己從外程序存儲(chǔ)RAM寫到F240內(nèi)部Flash ROM中，如何寫?
    答：如果你用F240，你可以用下載TI做工具。其它可以這
  • 關(guān)鍵字： 知識(shí)問答  基礎(chǔ)  DSP  

基于FPGA的星載計(jì)算機(jī)自檢EDAC電路設(shè)計(jì)

  • 摘要：為了消除空間環(huán)境中單粒子翻轉(zhuǎn)(SEU)的影響,目前星載計(jì)算機(jī)中均對(duì)RAM存儲(chǔ)單元采用檢錯(cuò)糾錯(cuò)(EDAC)設(shè)計(jì)。隨著FPGA在航天領(lǐng)域的廣泛應(yīng)用,FPGA已成為EDAC功能實(shí)現(xiàn)的最佳硬件手段。本文介紹了EDAC的編碼和實(shí)現(xiàn),提出一
  • 關(guān)鍵字： FPGA  EDAC  星載  計(jì)算機(jī)    

基于FPGA 的UART 擴(kuò)展總線設(shè)計(jì)和應(yīng)用

  • 摘要：現(xiàn)在嵌入式系統(tǒng)的功能越來越集合化,需要控制大量外設(shè)。外設(shè)模塊普遍采用UART作為通信接口,但是通常處理器都會(huì)自帶一個(gè)UART串口。實(shí)際應(yīng)用中一個(gè)串口往往不夠用,需要對(duì)系統(tǒng)進(jìn)行擴(kuò)展。本文所介紹的就是以FPGA為實(shí)
  • 關(guān)鍵字： FPGA  UART  總線設(shè)計(jì)    

基于FPGA的水聲信號(hào)采樣存儲(chǔ)系統(tǒng)設(shè)計(jì)

  • 摘要：為了提高水聲傳感器網(wǎng)絡(luò)通信系統(tǒng)試驗(yàn)和算法研究的效率，水聲傳感器網(wǎng)絡(luò)節(jié)點(diǎn)需要具有水聲通信的原始波形數(shù)據(jù)的記錄功能。本文設(shè)計(jì)了一種水聲信號(hào)采樣存儲(chǔ)系統(tǒng)，實(shí)現(xiàn)了數(shù)據(jù)變速率AD采集、數(shù)據(jù)環(huán)形存儲(chǔ)、數(shù)據(jù)連續(xù)
  • 關(guān)鍵字： FPGA  水聲信號(hào)  采樣  存儲(chǔ)    

基于FPGA的高精度時(shí)差測(cè)量系統(tǒng)設(shè)計(jì)

  • 摘要：在時(shí)差定位(TDOA)技術(shù)中，高精度的時(shí)差測(cè)量是準(zhǔn)確定位的關(guān)鍵。針對(duì)這一需要， 提出一種基于FPGA 的高精度時(shí)差測(cè)量系統(tǒng)的實(shí)現(xiàn)方案。本系統(tǒng)的時(shí)差測(cè)算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心，并提
  • 關(guān)鍵字： FPGA  高精度  時(shí)差測(cè)量  系統(tǒng)設(shè)計(jì)    

基于FPGA的軟件無線電平臺(tái)設(shè)計(jì)

  • 0 引 言軟件無線電的出現(xiàn)，是無線電通信從模擬到數(shù)字、從固定到移動(dòng)后，由硬件到軟件的第三次變革。簡(jiǎn)單地說，軟件無線電就是一種基于通用硬件平臺(tái)，并通過軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可
  • 關(guān)鍵字： FPGA  軟件無線電  平臺(tái)設(shè)計(jì)    

基于EDA 技術(shù)（FPGA）的自動(dòng)門控制系統(tǒng)設(shè)計(jì)

  • 引 言門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動(dòng)。21 世紀(jì)的今天，門更加突出了安全理念，強(qiáng)調(diào)了有效性：有效地防范、通行、疏散，同時(shí)還突出了建筑藝術(shù)的理念，強(qiáng)調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
  • 關(guān)鍵字： FPGA  EDA  自動(dòng)門  控制系統(tǒng)設(shè)計(jì)    

DSP架構(gòu)應(yīng)對(duì)智能電網(wǎng)諧波污染分析的挑戰(zhàn)

  • 21ic智能電網(wǎng)：在過去，諧波分析儀不僅非常昂貴，而且難以集成到大規(guī)模制造的電表中。因此，對(duì)電網(wǎng)進(jìn)行諧波污染分析是一件非常困難的事情，只能偶爾由專業(yè)操作員在某些特定位置進(jìn)行。如今，芯片不僅可以集成更多的信
  • 關(guān)鍵字： DSP  架構(gòu)  分析  智能電網(wǎng)    

基于FPGA核心的數(shù)字化儀模塊設(shè)計(jì)

  • PXI總線是NI公司在計(jì)算機(jī)外設(shè)總線PCI的基礎(chǔ)上實(shí)現(xiàn)的新一代儀器總線，已經(jīng)成為業(yè)界開放式總線的標(biāo)準(zhǔn)，基于PXI總線的數(shù)字化儀模塊是現(xiàn)代測(cè) 試系統(tǒng)中重要的一種數(shù)據(jù)記錄與處理設(shè)備。設(shè)計(jì)一個(gè)雙通道12 bit/250 MHz采樣頻
  • 關(guān)鍵字： FPGA  核心  數(shù)字化儀  模塊設(shè)計(jì)    

Renesas采用Tensilica HiFi音頻/語音DSP

  • Tensilica日前宣布與Renesas Electronics簽署協(xié)議，授權(quán)該公司使用HiFi音頻/語音DSP(數(shù)字信號(hào)處理器)。Renesas Electronics將使用HiFi DSP開發(fā)一系列SOC(片上系統(tǒng))，這些SOC將用于手機(jī)、平板電腦、汽車和其他多媒體設(shè)備上。
  • 關(guān)鍵字： Tensilica  Renesas  DSP  

Altera通過早期使用計(jì)劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)

  • 　　Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開放計(jì)算語言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法，大大簡(jiǎn)化了FPGA的開發(fā)。作為EAP計(jì)劃的一部分，客戶能夠預(yù)先了解Altera的OpenCL解決方案，參加面向FPGA的OpenCL培訓(xùn)課程，獲得相關(guān)資料，觀看其技術(shù)演示。 　　OpenCL是一種開放編程標(biāo)準(zhǔn)，能夠跨CPU、GPU和
  • 關(guān)鍵字： Altera  FPGA  OpenCL   

基于FPGA嵌入式系統(tǒng)的雷達(dá)信號(hào)模擬器設(shè)計(jì)

  • 摘 要： 結(jié)合FPGA嵌入式系統(tǒng)具有硬件電路高并行度和軟件編程控制簡(jiǎn)單的特點(diǎn)，設(shè)計(jì)了一套基于FPGA嵌入式系統(tǒng)的雷達(dá)信號(hào)模擬器，能夠完成雷達(dá)中頻和視頻信號(hào)、雜波和干擾信號(hào)的模擬，實(shí)現(xiàn)雷達(dá)系統(tǒng)在不具備實(shí)際接收前端
  • 關(guān)鍵字： FPGA  嵌入式系統(tǒng)  雷達(dá)  信號(hào)模擬器    

基于FPGA在彈上信息處理機(jī)中的應(yīng)用

  • 引言信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測(cè)信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測(cè)、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其
  • 關(guān)鍵字： FPGA  信息處理  中的應(yīng)用    
共9875條 263/659 |‹ « 261 262 263 264 265 266 267 268 269 270 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473