ddr 文章最新資訊

基于Xilinx ISE的DDR SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)

在高速信號處理系統(tǒng)中，需要緩存高速、大量的數(shù)據(jù)，存儲器的選擇與應(yīng)用已成為系統(tǒng)實(shí)現(xiàn)的關(guān)鍵所在。DDR SDRAM是一種高速CMOS、動(dòng)態(tài)隨機(jī)訪問存儲器，它采用雙倍數(shù)據(jù)速率結(jié)構(gòu)來完成高速操作。DDR SDRAM一個(gè)時(shí)鐘周期只能傳輸一個(gè)數(shù)據(jù)位寬的數(shù)據(jù)，因此在相同的數(shù)據(jù)總線寬度和工作頻率下，DDR SDRAM的總線帶寬比DDR SDRAM的總線帶寬提高了一倍。
關(guān)鍵字：存儲器 DDR SDRAM

賽靈思Kintex-7 FPGA DDR3接口性能演示

該視頻演示了Kintex-7FPGA的DDR3內(nèi)存的接口性能
關(guān)鍵字：賽靈思 Kintex-7 FPGA DDR 接口

電源設(shè)計(jì)技巧：DDR內(nèi)存電源

CMOS邏輯系統(tǒng)的功耗主要與時(shí)鐘頻率、系統(tǒng)內(nèi)各柵極的輸入電容以及電源電壓有關(guān)。器件形體尺寸減小后，電源...
關(guān)鍵字：電源設(shè)計(jì) DDR 內(nèi)存電源

電源設(shè)計(jì)小貼士 41：DDR 內(nèi)存電源

CMOS 邏輯系統(tǒng)的功耗主要與時(shí)鐘頻率、系統(tǒng)內(nèi)各柵極的輸入電容以及電源電壓有關(guān)。器件形體尺寸減小后，電源電壓也隨之降低，從而在柵極層大大降低功耗。這種低電壓器件擁有更低的功耗和更高的運(yùn)行速度，允許系統(tǒng)時(shí)鐘頻
關(guān)鍵字：電源內(nèi)存設(shè)計(jì) DDR

深入研究DDR電源

DDR存儲器的發(fā)展歷程由于幾乎在所有要求快速處理大量數(shù)據(jù)(可能是計(jì)算機(jī)、服務(wù)器或游戲系統(tǒng))的應(yīng)用中都要求 ...
關(guān)鍵字： DDR 電源

使用Xilinx的Spartan-6 FPGA作DDR芯片測試

目前廣泛使用的計(jì)算機(jī)內(nèi)存芯片是DDR(雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存儲器)[1]。它的最新品種DDR3單片容量已經(jīng)可以...
關(guān)鍵字： DDR 測試

使用Xilinx公司的Spartan-6 FPGA作DDR芯片測試

使用Xilinx公司的Spartan-6 FPGA系列芯片所提供的MCB，在生成控制模塊時(shí)設(shè)置不同參數(shù)，可以輕而易舉的實(shí)現(xiàn)對不同型號的DDR存儲芯片的測試，數(shù)據(jù)率可高達(dá)800Mb/s以上。由于時(shí)間利用率比使用計(jì)算機(jī)主板測試DDR芯片高得多，所以可以極大地節(jié)約測試時(shí)間。
關(guān)鍵字： Xilinx FPGA DDR 201109

基于DDR NAND閃存的高性能嵌入式接口設(shè)計(jì)

基于DDR NAND閃存的高性能嵌入式接口設(shè)計(jì),摘要：介紹了一種最新DDR NAND閃存技術(shù)，它突破了傳統(tǒng)NAND Flash 50 MHz的讀寫頻率限制，提供更好的讀寫速度，以適應(yīng)高清播放和高清監(jiān)控等高存儲要求的應(yīng)用。分析該新型閃存軟硬件接口的設(shè)計(jì)方法。
關(guān)鍵詞：DDR NAN
關(guān)鍵字：嵌入式接口設(shè)計(jì) 高性能閃存 DDR NAND 基于

DDR SDRAM在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

在數(shù)據(jù)處理中為了更好地對被測對象進(jìn)行處理和分析，研究人員們把重點(diǎn)更多的放在高速、高精度、高存儲深度的數(shù)據(jù)采集系統(tǒng)的研究上由于A／D芯片及高性能的FPGA的出現(xiàn)，已經(jīng)可以實(shí)現(xiàn)高速高精度的數(shù)據(jù)處理，則
關(guān)鍵字： SDRAM DDR 高速數(shù)據(jù) 采集系統(tǒng)

DDR測試技術(shù)與工具

DDR是雙倍數(shù)據(jù)速率的SDRAM內(nèi)存，如今大多數(shù)計(jì)算機(jī)系統(tǒng)、服務(wù)器產(chǎn)品的主流存儲器技術(shù)，并且不斷向嵌入式系統(tǒng)應(yīng)用領(lǐng)域滲透。孰不知，隨著iPhone等大牌智能手機(jī)的采納，DDR內(nèi)存儼然成為智能手機(jī)轉(zhuǎn)變的方向之一，例如韓國
關(guān)鍵字： DDR 測試技術(shù)

DRAM內(nèi)存迎來價(jià)格反彈期

　　臺灣南亞科技2月16日表示，今年二季度的DRAM內(nèi)存芯片期貨價(jià)增長幅度至少達(dá)到5%，并以此開啟增長勢頭。此前他們預(yù)計(jì)DRAM芯片價(jià)格最早在一季度開始恢復(fù)增長。　　
關(guān)鍵字： DRAM DDR

DDR信號測量方法及信號完整性驗(yàn)證面臨的挑戰(zhàn)與建議

1． DDR概述　　如今，存儲器件在計(jì)算機(jī)、汽車與消費(fèi)電子產(chǎn)品上可謂無所不在。其中DDR SDRAM(雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲器)是最常用的存儲器設(shè)計(jì)技術(shù)之一，而隨著該技術(shù)的發(fā)展，其傳輸速率在日益加快，功耗在日益
關(guān)鍵字： DDR 信號測量方法信號完整性

基于FPGA的DDR內(nèi)存條的控制研究與設(shè)計(jì)

1內(nèi)存條的工作原理DDR內(nèi)存條是由多顆粒的DDRSDKAM芯片互連組成，DDRSDRAM是雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)...
關(guān)鍵字： FPGA DDR 內(nèi)存 SDKAM

基于FPGA的DDR內(nèi)存條的控制

摘要：隨著數(shù)據(jù)存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來越重要。內(nèi)存條既能滿足大容量的存儲又能滿足讀寫速度快的要求，這樣使得對內(nèi)存條控制的應(yīng)用越來越廣泛。首先介紹了內(nèi)存條的工作原
關(guān)鍵字： FPGA DDR 內(nèi)存條

Cyclone II如何實(shí)現(xiàn)的DDR SDRAM接口

Cyclone II如何實(shí)現(xiàn)的DDR SDRAM接口,在不增加電路板復(fù)雜度的情況下要想增強(qiáng)系統(tǒng)性能，改善數(shù)據(jù)位寬是一個(gè)有效的手段。通常來說，可以把系統(tǒng)頻率擴(kuò)大一倍或者把數(shù)據(jù)I/O管腳增加一倍來實(shí)現(xiàn)雙倍的數(shù)據(jù)位寬。這兩種方法都是我們不希望用到的，因?yàn)樗鼈儠?huì)增加
關(guān)鍵字： SDRAM 接口 DDR 實(shí)現(xiàn) II 如何 Cyclone

共100條 5/7 |‹ « 1 2 3 4 5 6 7 »

ddr介紹

　DDR=Double Data Rate雙倍速內(nèi)存　　嚴(yán)格的說DDR應(yīng)該叫DDR SDRAM，人們習(xí)慣稱為DDR，部分初學(xué)者也?？吹紻DR SDRAM，就認(rèn)為是SDRAM。DDR SDRAM是Double Data Rate SDRAM的縮寫，是雙倍速率同步動(dòng)態(tài)隨機(jī)存儲器的意思。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，仍然沿用SDRAM生產(chǎn)體系，因此對于內(nèi)存廠商而言，只需對制造普通SD [ 查看詳細(xì) ]