首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章 最新資訊

CPLD擴展51單片機尋址范圍

  • 引言：受其內部資源的限制，在很多應用中，單片機需要在片外擴展相關資源，如程序存儲器，數(shù)據存儲器，IO口，以及中斷源等等。一般情況下51單片機地址線為16根（P0及P2），因此其地址空間為，也即64K?？紤]到某些不需
  • 關鍵字： CPLD  51單片機  尋址    

基于FPGAs的DSP性能分析

  • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
  • 關鍵字： DSP  FPGA  數(shù)字信號處理  

基于FPGA+DSP技術的Bayer格式圖像處理

  • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
  • 關鍵字： DSP  FPGA  TMS320DM642  

IPTV系統(tǒng)中的FPGA供電問題解決方案介紹

  • IPTV系統(tǒng)中的FPGA供電問題解決方案介紹,目前越來越多的家用電器從低速的撥號上網向寬帶互聯(lián)網接入或互聯(lián)網協(xié)議電視(IPTV)轉移，尤其是IPTV有望在中國獲得快速的發(fā)展。比較而言，IPTV的基礎設施成本相當?shù)停驗檫@種方法不需要銅軸電纜，而是采用DSL或寬帶鏈
  • 關鍵字： 解決方案  介紹  問題  供電  系統(tǒng)  FPGA  IPTV  

如何在低成本FPGA中實現(xiàn)動態(tài)相位調整

  • 如何在低成本FPGA中實現(xiàn)動態(tài)相位調整,在FPGA中，動態(tài)相位調整(DPA)主要是實現(xiàn)LVDS接口接收時對時鐘和數(shù)據通道的相位補償，以達到正確接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自帶有DPA電路，但低端的FPGA，如CYCLONE(r)系列中是沒有的。本文主
  • 關鍵字： 相位  調整  動態(tài)  實現(xiàn)  成本  FPGA  如何  

IIR數(shù)字濾波器設計-在FPGA上實現(xiàn)任意階IIR數(shù)字濾波器

  • IIR數(shù)字濾波器設計-在FPGA上實現(xiàn)任意階IIR數(shù)字濾波器摘要：本文介紹了一種采用級聯(lián)結構在FPGA上實現(xiàn)任意階I...
  • 關鍵字： IIR數(shù)字濾波器  fpga  

基于FPGA的以太網MII接口擴展設計與實現(xiàn)

Round-Robin輪詢調度機制在多隊列處理中的應用

  • 本文主要介紹了虛擬化路由器的結構以及其中的關鍵調度機制的算法和實現(xiàn)，通過多級的調度處理，實現(xiàn)了支持多個可靈活配置，線速轉發(fā)的路由實例的虛擬化路由器。本文所提到虛擬化路由器實際設計名稱為“IsoRouter”，它基于NetFPGA板卡，本文所介紹的調度機制不針對具體某一型號的FPGA，它可以在任何一款FPGA上實現(xiàn)。
  • 關鍵字： 路由器  FPGA  

FPGA基礎之時序設計

  • FPGA設計一個很重要的設計是時序設計，而時序設計的實質就是滿足每一個觸發(fā)器的建立(Setup)/保持(Hold)時間的要求。建立時間(Setup Time)：是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據穩(wěn)定不變的時間，如果建立時間
  • 關鍵字： FPGA  基礎  時序設計    

基于CPLD/DSP的賽車全電防滑剎車控制器設計

  • 1 引言賽車剎車系統(tǒng)是賽車系統(tǒng)上具有相對獨立功能的子系統(tǒng),其作用是承受賽車的靜態(tài)重量、動態(tài)沖擊載荷以及吸收賽車剎車時的動能,實現(xiàn)賽車的制動與控制。其性能的好壞直接影響到賽車的快速反應、安全制動和生存能力,進
  • 關鍵字： CPLD  DSP  防滑  剎車控制器    

邏輯分析儀測試在基于FPGA的LCD顯示控制中的應用

  • 邏輯分析儀測試在基于FPGA的LCD顯示控制中的應用摘要：邏輯分析儀作為基礎儀器，應該在基礎數(shù)字電路教學中得到廣泛應用。本文介紹了基于FPGA的液晶顯示控制設計方案，通過使用OLA2032B邏輯分析儀，對控制線進行監(jiān)測與
  • 關鍵字： FPGA  LCD  邏輯分析儀  測試    

基于FPGA的高精度相位差測量算法實現(xiàn)

  • 摘要：首先介紹了兩種高精度相位差測量算法，一種是基于直接數(shù)字頻率合成(DDS)的相關測量法，另一種是基于快速傅里葉變換(FFT)的FFT測量法。其次，通過理論仿真分析兩種算法在不同信噪比和數(shù)據長度下的性能，并在此基
  • 關鍵字： FPGA  高精度  測量算法  相位差    

利用單片機和CPLD實現(xiàn)直接數(shù)字頻率合成（DDS）

  • 直接數(shù)字頻率合成（DDS）技術是美國學者J.Tierncy，C.M.Rader和B.Gold在1971年首次提出的。這是一種全數(shù)字技術，該技術從相位概念出發(fā)直接合成所需要的波形。同傳統(tǒng)的頻率合成技術相比，DDS技術具有很多優(yōu)點：頻率切
  • 關鍵字： 頻率  合成  DDS  數(shù)字  直接  單片機  CPLD  實現(xiàn)  利用  

三模冗余乘法器的設計與實現(xiàn)

  • 現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)可通過用戶軟件編程來配置生成硬件電路，極大提高了電子系統(tǒng)設計中的靈活性和通用性，因而被廣泛應用于航天、通信、醫(yī)療和工控等重要領域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導致系統(tǒng)故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
  • 關鍵字： 乘法器  FPGA  

賽靈思Kintex-7 FPGA DDR3接口性能演示

共7034條 261/469 |‹ « 259 260 261 262 263 264 265 266 267 268 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473