首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> cpld／fpga

cpld／fpga 文章 最新資訊

賽靈思發(fā)布Vivado設(shè)計(jì)套件2012.3將生產(chǎn)力提升數(shù)倍

  • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布推出Vivado?設(shè)計(jì)套件2012.3版本，首次為在多核處理器工作站上運(yùn)行該工具的客戶提供全新的增強(qiáng)功能，大幅提升生產(chǎn)力，同時(shí)，還為加速設(shè)計(jì)實(shí)現(xiàn)提供了全新的參考設(shè)計(jì)。
  • 關(guān)鍵字： 賽靈思  FPGA  Vivado  Kintex-7  

NI提供802.11ac WLAN和低耗電藍(lán)牙技術(shù)測(cè)試解決方案

  • 全新發(fā)布的針對(duì)802.11ac WLAN以及低耗電藍(lán)牙(BLE)技術(shù)測(cè)試的NI解決方案集成了NI WLAN測(cè)量套件，基于FPGA的NI PXIe-5644R矢量信號(hào)收發(fā)儀(VST)以及NI LabVIEW，可以幫助搭建高性能、基于軟件設(shè)計(jì)的測(cè)試系統(tǒng)。
  • 關(guān)鍵字： NI  FPGA  WLAN  

基于CPLD的智能寬帶去邊沿抖動(dòng)技術(shù)

  • 引　言在電子設(shè)計(jì)和測(cè)量過(guò)程中，信號(hào)邊沿抖動(dòng)是我們經(jīng)常碰到的現(xiàn)象。如下圖示，t1，t2，...，t4，信號(hào)電平變化時(shí)出現(xiàn)多次隨機(jī)快速變化，這種隨機(jī)變化在有的場(chǎng)合可以容忍，但大部分時(shí)候是難以容忍的，比如精密測(cè)量、精
  • 關(guān)鍵字： CPLD  寬帶  抖動(dòng)    

基于FPGA實(shí)現(xiàn)的計(jì)算機(jī)與HDTV顯示器測(cè)試信號(hào)發(fā)生器

  • 摘要:為產(chǎn)生滿足14種計(jì)算機(jī)并兼容4種高清晰度電視(HDTV)視頻標(biāo)準(zhǔn)的13種測(cè)試圖案信號(hào),研究開發(fā)了計(jì)算機(jī)與高清晰度電視顯示器測(cè)試信號(hào)發(fā)生器.采用現(xiàn)場(chǎng)可編程門陣列(FPGA)完成測(cè)試圖案數(shù)據(jù)存儲(chǔ)、各種視頻標(biāo)準(zhǔn)時(shí)序產(chǎn)生及
  • 關(guān)鍵字： FPGA  HDTV  計(jì)算機(jī)  顯示器測(cè)試    

應(yīng)用CPLD實(shí)現(xiàn)交通控制系統(tǒng)芯片設(shè)計(jì)

  • 摘要：介紹可編程邏輯器件的結(jié)構(gòu)和開發(fā)軟件MAX+PLUSII主要特點(diǎn)，以交通控制系統(tǒng)電路芯片設(shè)計(jì)為例，敘述自頂向下的設(shè)計(jì)方法。集成電路的發(fā)展經(jīng)歷了從小規(guī)模、中規(guī)模、大規(guī)模和超大規(guī)模集成的過(guò)程，但隨著科學(xué)技術(shù)的發(fā)
  • 關(guān)鍵字： CPLD  交通控制系統(tǒng)  芯片設(shè)計(jì)    

萊迪思推出MachXO2 系列超低密度FPGA控制開發(fā)套件

  • 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)日前宣布推出MachXO2?系列超低密度FPGA控制開發(fā)套件，適用于低成本的復(fù)雜系統(tǒng)控制和視頻接口設(shè)計(jì)的樣機(jī)開發(fā)。新加入了MachXO2-4000HC器件，包括4320個(gè)查找表(LUT)的可編程邏輯和222 Kbit片上存儲(chǔ)器，滿足了通信、計(jì)算、工業(yè)、消費(fèi)電子和醫(yī)療市場(chǎng)所需的系統(tǒng)控制和接口應(yīng)用。
  • 關(guān)鍵字： 萊迪思  存儲(chǔ)器  FPGA  

降低FPGA功耗的設(shè)計(jì)技巧和ISE功能分析工具

  • 新一代FPGA的速度變得越來(lái)越快，密度變得越來(lái)越高，邏輯資源也越來(lái)越多。那么如何才能確保功耗不隨這些一起增加呢?很多設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的器件選擇到細(xì)小的基于使用頻率的狀態(tài)機(jī)值的選
  • 關(guān)鍵字： FPGA  ISE  功耗  分析    

加速FPGA系統(tǒng)實(shí)時(shí)調(diào)試技術(shù)

  • 摘要：隨著FPGA的設(shè)計(jì)速度、尺寸和復(fù)雜度明顯增長(zhǎng)，在整個(gè)設(shè)計(jì)流程中的實(shí)時(shí)驗(yàn)證和調(diào)試部分成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號(hào)有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)
  • 關(guān)鍵字： FPGA  系統(tǒng)  實(shí)時(shí)調(diào)試    

基于CPLD寬帶移動(dòng)通信系統(tǒng)數(shù)據(jù)幀的實(shí)現(xiàn)

  • 摘　要：寬帶移動(dòng)通信系統(tǒng)的關(guān)鍵技術(shù)之一是自適應(yīng)調(diào)制，與窄帶移動(dòng)通信系統(tǒng)的調(diào)制方式完全不同，因而系統(tǒng)數(shù)據(jù)幀格式也隨之改變，針對(duì)采用時(shí)分雙工(TDD)工作方式的時(shí)分復(fù)分系統(tǒng)(TDMA)，利用CPLD(復(fù)雜可編程邏輯器件)技
  • 關(guān)鍵字： CPLD  寬帶移動(dòng)  通信系統(tǒng)  數(shù)據(jù)    

基于FPGA的UART設(shè)計(jì)

  • UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成在FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA的UART的實(shí)現(xiàn)方法，具體描述了發(fā)送、接收等模塊的設(shè)計(jì)，恰當(dāng)使用了有限狀態(tài)機(jī)，實(shí)現(xiàn)了FPGA片上UART的設(shè)計(jì)，給出了仿真結(jié)果。
  • 關(guān)鍵字： FPGA  UART    

RADX、Xilinx和ADI聯(lián)合演示可編程EdgeQAM技術(shù)方案

  • RADX? Technologies公司、賽靈思公司(納斯達(dá)克：XLNX)和 ADI公司(納斯達(dá)克：ADI)在2012年SCTE有線電視技術(shù)展會(huì)(SCTE Cable-Tec Expo)上聯(lián)合演示了業(yè)界最具擴(kuò)展性的EdgeQAM可編程解決方案。
  • 關(guān)鍵字： RADX  賽靈思  ADI  FPGA  

了解LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器的優(yōu)勢(shì)所在

  • 概覽 　　無(wú)線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性，以及調(diào)制方案的復(fù)雜度，每一年都在不斷增加。而隨著每一代新技術(shù)的誕生，由于使用傳統(tǒng)技術(shù)測(cè)試無(wú)線設(shè)備，需要大量更復(fù)雜的測(cè)試設(shè)備，其成本也在不斷提高。 　　使用虛擬(軟件)儀器與模塊化I/O相結(jié)合是一種最小化硬件成本并減少測(cè)試時(shí)間的方法。軟件設(shè)計(jì)儀器的新方法使得射頻測(cè)試工程師無(wú)需憑借自定義或特殊標(biāo)準(zhǔn)的儀器，就能以多個(gè)數(shù)量級(jí)的幅度減少測(cè)試時(shí)間。
  • 關(guān)鍵字： NI  虛擬(軟件)儀器  LabVIEW  FPGA  vst  

單片機(jī)+CPLD在電子設(shè)計(jì)中的應(yīng)用

FPGA與PCB板焊接的連接問(wèn)題分析

  • 問(wèn)題描述：81%的電子系統(tǒng)中在使用FPGA，包括很多商用產(chǎn)品和國(guó)防產(chǎn)品，并且多數(shù)FPGA使用的是BGA封裝形式。BGA封裝形式的特點(diǎn)是焊接球小和焊接球的直徑小。當(dāng)FGPA被焊在PCB板上時(shí)，容易造成焊接連接失效。焊接連接失效
  • 關(guān)鍵字： FPGA  PCB  焊接  分析    

基于FPGA的24點(diǎn)離散傅里葉變換結(jié)構(gòu)設(shè)計(jì)

  • 摘要 基于Good—Thomas映射算法和ISE快速傅里葉變換IP核，設(shè)計(jì)了一種易于FPGA實(shí)現(xiàn)的24點(diǎn)離散傅里葉變換，所設(shè)計(jì)的24點(diǎn)DFT模塊采用流水線結(jié)構(gòu)，主要由3個(gè)8點(diǎn)FFT模塊和1個(gè)3點(diǎn)DFT模塊級(jí)聯(lián)而成，并且兩級(jí)運(yùn)算之間不
  • 關(guān)鍵字： FPGA  離散  傅里葉變換  結(jié)構(gòu)設(shè)計(jì)    
共7033條 216/469 |‹ « 214 215 216 217 218 219 220 221 222 223 » ›|

cpld／fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473