首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence

cadence 文章 最新資訊

芯邦采用Cadence Incisive Xtreme III系統(tǒng)提升SoC驗證實效

  • 　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司今天宣布，位于中國深圳的、無晶圓廠集成電路設計領先企業(yè)芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系統(tǒng)來加速其RTL設計流程，并為下一代數(shù)字消費和網(wǎng)絡芯片提供了一個驗證流程。 　　芯邦是一家領先的芯片供應商，其芯片的目標應用領域有數(shù)字音視頻處理、移動存儲、網(wǎng)絡通信和消費電子等。 Cadence Incisive Xtreme III 系統(tǒng)以及Incisive Enterprise Simulator的部署，使芯邦的
  • 關鍵字： Cadence  IC設計  Xtreme   

中芯國際采用 Cadence DFM解決方案

  • 　　今天宣布，中芯國際集成電路制造有限公司采用了 Cadence(R) Litho Physical Analyzer 與 Cadence Litho Electrical Analyzer，從而能夠更準確地預測壓力和光刻差異對65和45納米半導體設計性能的影響。Cadence Litho Electrical Analyzer -- 半導體行業(yè)第一個用于各大領先半導體公司從90到40納米生產(chǎn)中的DFM電氣解決方案 -- 與 Cadence Litho Physical Analyzer 結合，形成了一個
  • 關鍵字： 中芯國際  65納米  45納米  Cadence  

Cadence推出IEV 帶來形式分析與仿真引擎雙重動力

  • 　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司今天在CDNLive! Silicon Valley上推出了Cadence Incisive Enterprise Verifier (IEV)。它是一個整合式驗證解決方案，可通過形式分析和仿真引擎的雙重作用，帶來獨特和全新的功能。 IEV可幫助設計和驗證工程師發(fā)現(xiàn)深藏的邊角情形(corner-case)bug，能測試到單獨使用形式或仿真引擎漏掉的隱蔽的覆蓋點。 IEV通過更快建立設計和更快發(fā)現(xiàn)bug，可提高生產(chǎn)效率;通過產(chǎn)生更多指標提高可預測性，可促
  • 關鍵字： Cadence  仿真  IEV  

華虹設計采用多種Cadence解決方案用于高級半導體設計

  • 　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司宣布中國領先的無工廠半導體公司上海華虹集成電路有限責任公司(以下簡稱華虹設計)已經(jīng)采用多種Cadence解決方案及服務，為中國快速發(fā)展的電子市場設計高級芯片。華虹設計之所以采用Cadence的技術，是看中其技術實力，包括可制造性設計(DFM)的低功耗與模擬/射頻產(chǎn)品，以及Cadence的技術支持服務的優(yōu)勢。 　　華虹設計目前已經(jīng)獲得Cadence多種產(chǎn)品與解決方案的使用權，包括Cadence Incisive 功能驗證、Encounter 數(shù)字IC設
  • 關鍵字： 華虹  Cadence  Virtuoso  

Cadence低功耗解決方案納入PowerMagic低功耗設計方法中

  • 　　全球電子設計創(chuàng)新領導廠商Cadence益華電腦今天宣布，創(chuàng)意電子(Global Unichip Corporation，GUC)將以CPF為基礎的Cadence低功耗解決方案，整合至其PowerMagic設計方法中，協(xié)助客戶將復雜的低功耗ASIC設計實現(xiàn)最佳化。 　　創(chuàng)意電子在PowerMagicTM設計方法，針對ASIC設計驗證與實現(xiàn)，整合Cadence®低功耗解決方案 (包括Cadence Encounter® RTL Compiler、Encounter 數(shù)位設計實現(xiàn)系統(tǒng)(ED
  • 關鍵字： Cadence  PowerMagic  低功耗  EDI  

利用Cadence設計COMS低噪聲放大器

  • 摘 要：結合一個2．4 GHz CMOS低噪聲放大器(LNA)電路，介紹如何利用Cadence軟件系列中的IC 5．1．41完成CMOS低噪聲放大器設計。首先給出CMOS低噪聲放大器設計的電路參數(shù)計算方法，然后結合計算結果，利用Cadence軟件
  • 關鍵字： Cadence  COMS  低噪聲放大器    

Cadence與TSMC推出65納米混合信號/射頻參考設計

  • 　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(Nasdaq: CDNS)與全球最大的專業(yè)積體電路制造服務公司-臺灣積體電路制造股份有限公司(TWSE: 2330 , NYSE: TSM) (以下簡稱臺積公司)今日共同宣布推出業(yè)界第一款的混合信號/射頻參考設計”錦囊”(MS/RF RDK)。這款錦囊采用Cadence? Virtuoso?混合信號技術研發(fā)完成，可提供矽芯片特性行為模型(silicon-characterized behavioral mode
  • 關鍵字： Cadence  納米  混合信號  

Cadence擴大在中國的渠道伙伴網(wǎng)絡

  • 　　全球設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司今天宣布上海東好科技發(fā)展有限公司(東好科技)已正式加盟Cadence®渠道伙伴計劃，成為一家增值代理商(VAR)。這一合作讓專注于中國EDA軟件先進技術與服務的東好科技能夠為國內設計師提供更豐富的途徑使用Cadence Allegro® PCB與IC封裝工具和技術。東好科技加入渠道伙伴計劃后，Cadence擴大了滿足中國本地設計團隊客戶需求的能力，并加強了其對全球客戶提供支持的承諾。 　　“我們很自豪也很興奮能夠成為Caden
  • 關鍵字： Cadence  集成電路  

Cadence與NEC電子宣布開發(fā)出V850的System LSI原型

  • 　　Cadence設計系統(tǒng)公司和NEC電子公司，宣布開發(fā)出NEC電子公司基于業(yè)界最先進水平的V850™的System LSI的原型。它是在Cadence最新的Encounter數(shù)字實現(xiàn)系統(tǒng)(Encounter Digital Implementation System)8.1版本的支持下實現(xiàn)的。 NEC電子開發(fā)出其LSI下一代的CPU核，成功地降低了50%的設計周期(TAT)，同時在整個設計流程后端包含了完全的全多模多角分析和優(yōu)化。 　　自1996年4月推出第一款帶V850核心的單芯片微控制
  • 關鍵字： Cadence  LSI  NEC  

Cadence 端對端解決方案助華亞微實現(xiàn)一次性芯片成功

  • 　　【中國上海，2009年3月23日】- 全球設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)，今天宣布世界級數(shù)字電視與視頻處理解決方案系統(tǒng)級芯片IC供應商華亞微電子有限公司 ( 華亞微 )已經(jīng)實現(xiàn)一次性芯片成功，目前已經(jīng)將一個面向液晶電視市場的0.162微米系統(tǒng)級芯片設計投入量產(chǎn)，實現(xiàn)了超過10%的尺寸縮減程度。 　　華亞微在選擇了Cadence作為其首要的EDA供應商，并采用Cadence端到端企業(yè)解決方案后實現(xiàn)了此次成功，為高清電視、機頂盒和多媒體市場提供高性能芯片。該公
  • 關鍵字： Cadence  Encounter  Incisive  Virtuoso  

Cadence助力亞微實現(xiàn)一次性芯片成功

  • 【中國上海，2009年3月23日】Cadence設計系統(tǒng)公司(NASDAQ:CDNS)，今天宣布世界級數(shù)字電視與視頻處理解決方案系...
  • 關鍵字： Cadence  力亞微  數(shù)字電視  

利用Cadence PCB SI分析特性阻抗變化因素

  • 1、概要　　在進行PCB SI的設計時，理解特性阻抗是非常重要的。這次，我們對特性阻抗進行基礎說明之外，還說明Allegro的阻抗計算原理以及各參數(shù)和阻抗的關系。2、什么是特性阻抗？2.1　傳送線路的電路特性　　在高頻
  • 關鍵字： Cadence  PCB  分析  變化    

Cadence端到端方案為UPEK整合芯片流程

采用高級節(jié)點ICs實現(xiàn)從概念到推向消費者的最快途徑(08-100)

  • 　　在一個依靠消費者對更精密產(chǎn)品的需求越來越高的市場里，半導體公司正在迅速地向45納米、以及更小的高級工藝節(jié)點發(fā)展。這些技術帶來了芯片質量和性能的大大提升，在系統(tǒng)級芯片上實現(xiàn)了更高級的復雜應用功能整合程度。然而，隨著更多的設計進化到高級技術，半導體公司面臨的設計挑戰(zhàn)也在激增，無法確保迅速量產(chǎn)的風險也在提高。
  • 關鍵字： Cadence  ICs  GDSII  
共366條 18/25 |‹ « 16 17 18 19 20 21 22 23 24 25 »

cadence介紹

EDA仿真軟件Cadence -------------------------------------------------------------------------------- Cadence Design Systems Inc.是全球最大的電子設計技術(Electronic Design Technologies)、程序方案服務和設計服務供應商。其解決方案旨在提升和監(jiān)控半導 [ 查看詳細 ]

熱門主題

Cadence.SPB.15.2.    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473