新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 利用Cadence PCB SI分析特性阻抗變化因素

利用Cadence PCB SI分析特性阻抗變化因素

作者: 時(shí)間:2009-03-13 來源:網(wǎng)絡(luò) 收藏

1、概要

本文引用地址:http://2s4d.com/article/192135.htm

  在進(jìn)行 SI的設(shè)計(jì)時(shí),理解特性阻抗是非常重要的。這次,我們對(duì)特性阻抗進(jìn)行基礎(chǔ)說明之外,還說明Allegro的阻抗計(jì)算原理以及各參數(shù)和阻抗的關(guān)系。

2、什么是特性阻抗?

2.1 傳送線路的電路特性

  在高頻率(MHz)信號(hào)中,把傳送回路作為電路。


2.1.1 電阻R

  電阻R是指普通的導(dǎo)線帶有的歐姆電阻。R = ρL / S [Ω]  (S:橫截面面積[m2],L:導(dǎo)體長(zhǎng)[m],ρ:金屬(銅)的電阻率[Ω*m])。在高頻頻域范圍內(nèi)的話,根據(jù)表面效果和集合效果的影響,集中在導(dǎo)體表面電流流動(dòng),會(huì)使上面公式中的阻值變得更大。

2.1.2 電容C

  電容C是指積蓄在導(dǎo)體間電荷的量。C = ε(S / d)[F] (ε:介電常數(shù),S:導(dǎo)體的橫截面積,d:導(dǎo)體間的距離)

2.1.3 電感L

  電流流動(dòng)的導(dǎo)線必定有磁通量發(fā)生,根據(jù)這個(gè)產(chǎn)生的自感。L=0.002S[2.3lg(2s/w+t)+0.5][μH] S:導(dǎo)線長(zhǎng)度(cm) ,W:導(dǎo)線寬度(cm), t:導(dǎo)線厚度(cm)

2.1.4 電導(dǎo)G

  物體傳導(dǎo)電流的本領(lǐng)叫做電導(dǎo)。對(duì)導(dǎo)體間的介電特性的反抗成分,表示容易電流的程度。G = 1 / R

2.2 阻抗和特性阻抗的不同?

  阻抗

  表示電路部分對(duì)交變電信號(hào)流通產(chǎn)生的阻力,是傳輸線上輸入電壓對(duì)輸入電流的比率值Z = V(x)/ I(x)

  特性阻抗

  特征阻抗是指信號(hào)沿傳輸線傳播時(shí),信號(hào)看到的瞬間阻抗的值。簡(jiǎn)單地講,無限長(zhǎng)傳輸線上各處的電壓與電流的比值定義為傳輸線的特性阻抗。Z0 = √( (R + jωL) / (G + jωC) ) P √(L / C)(RωL,GωC)

3、Allegro的特性阻抗計(jì)算原理

3.1 在Layout Cross Section中阻抗計(jì)算

   SI菜單的Setup >Cross-section

  單線的特性阻抗計(jì)算方法>

  1.設(shè)定層結(jié)構(gòu)和材料物質(zhì)。

  2.Width欄輸入線寬的話,在Impedance欄會(huì)計(jì)算出特性阻抗。(Impedance輸入目標(biāo)阻抗的話,則會(huì)計(jì)算線寬。)

  差分阻抗>

  1.勾選Differential Mode

  2.設(shè)定層結(jié)構(gòu)和材料物質(zhì)。

  3.Coupling Type設(shè)定結(jié)合類型。(NONE: 不耦合,EDGE:同層耦合,BROADSIDE:鄰接層耦合)

  4.因?yàn)樵O(shè)定線寬的話,確定差分阻抗或者spacing任何一個(gè),選擇Spacing單擊OK按鈕,差分阻抗被計(jì)算。


上一頁 1 2 3 下一頁

關(guān)鍵詞: Cadence PCB 分析 變化

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉