首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列（fpga）

現(xiàn)場可編程門陣列（fpga） 文章 進入現(xiàn)場可編程門陣列（fpga）技術社區(qū)

FPGA研發(fā)之道(11)-設計不是湊波形(一)FIFO(上)

  • 　　FIFO是FPGA內部一種常用的資源，可以通過FPGA廠家的的IP生成工具生成相應的FIFO。FIFO可分為同步FIFO和異步FIFO，其區(qū)別主要是，讀寫的時鐘是否為同一時鐘，如使用一個時鐘則為同步FIFO，讀寫時鐘分開則為異步FIFO。一般來說，較大的FIFO可以選擇使用內部BLOCK RAM資源，而小的FIFO可以使用寄存器資源例化使用。 　　一般來說，F(xiàn)IFO的主要信號包括： 　　實際使用中，可編程滿的信號(XILINX 的FIFO)較為常用，ALTERA的FIFO中，可以通過寫深度(即寫入
  • 關鍵字： FPGA  FIFO  RAM  

解析FPGA低功耗設計

  • 　　在項目設計初期，基于硬件電源模塊的設計考慮，對FPGA設計中的功耗估計是必不可少的。筆者經歷過一個項目，整個系統(tǒng)的功耗達到了100w,而單片F(xiàn)PGA的功耗估計得到為20w左右，有點過高了，功耗過高則會造成發(fā)熱量增大，溫度高最常見的問題就是系統(tǒng)重啟，另外對FPGA內部的時序也不利，導致可靠性下降。其它硬件電路的功耗是固定的，只有FPGA的功耗有優(yōu)化的余地，因此硬件團隊則極力要求筆者所在的FPGA團隊盡量多做些低功耗設計。筆者項目經歷尚淺，還是第一次正視功耗這碼事兒，由于項目時間比較緊，而且xilinx方
  • 關鍵字： FPGA  低功耗  RTL  

基于FPGA的報文數(shù)據(jù)分析模塊的設計

  • 　　摘要：網絡報文數(shù)據(jù)的記錄和分析在智能化變電站中尤為重要，通過對整個通信過程的記錄可以為事故分析及運行維護提供依據(jù)。本文提出了一種基于FPGA技術、結合相關通信協(xié)議的報文數(shù)據(jù)分析系統(tǒng)的設計方案，實現(xiàn)了報文數(shù)據(jù)分析系統(tǒng)的各功能子模塊，通過仿真運行驗證了系統(tǒng)良好的處理能力。 　　引言 　　隨著計算機技術、通信技術及網絡技術的迅速發(fā)展，基于這三種核心技術的自動化智能裝置在電網控制中的作用越來越突出。其中以交換式以太網和光纖光纜實現(xiàn)的網絡通信系統(tǒng)已經逐漸成為變電站的重要單元。 　　如何記錄、分析某個智能單
  • 關鍵字： FPGA  以太網  IEC61850  PHY  CPU  MAC  201411  

基于DaVinci?平臺的網絡視頻解碼系統(tǒng)分析與設計

  • 　　摘要：隨著視頻壓縮技術的不斷發(fā)展，單路1080p@60Hz分辨率的視頻可以壓縮到幾兆進行傳輸，一個百兆網口可以傳輸多達10多路的IP視頻信號。目前的服務器單純依靠CPU進行軟解碼已經顯得非常吃力[1];匹配高性能的服務器或者配置多臺服務器卻有存在高成本的壓力。針對這些現(xiàn)狀，本文設計了一個基于TI的DaVinci?平臺的網絡視頻解碼系統(tǒng)。驗證結果顯示，采樣該網絡視頻解碼系統(tǒng)，可以使得單臺服務器增加上百路的IP視頻解碼，同時不影響服務器的其它性能，性能可靠且成本有很大優(yōu)勢。 　　1 TI 8
  • 關鍵字： DaVinci  IP視頻  CPU  Linux  FPGA  201411  

基于LVDS的高速圖像數(shù)據(jù)存儲器的設計與實現(xiàn)

  • 　　采集數(shù)據(jù)的有效傳輸和存儲轉發(fā)技術的發(fā)展保證了數(shù)字圖像在現(xiàn)實中廣泛應用。如今，從多媒體通信領域的遠程教育、圖像監(jiān)視到醫(yī)學上的遠程會診，都和數(shù)據(jù)的有效傳輸及存儲轉發(fā)技術息息相關。在國防工業(yè)領域，圖像數(shù)據(jù)的采集存儲和連續(xù)有效轉發(fā)也起著巨大的作用，航空遙感圖像和衛(wèi)星遙感圖像的處理加工，電視制導中數(shù)據(jù)視頻圖像的傳輸，都離不開圖像傳輸存儲技術。本文設計的基于Flash的高速大容量固態(tài)數(shù)據(jù)存儲器，采用了基于LVDS的數(shù)據(jù)傳輸方式傳輸兩路高速圖像數(shù)據(jù)，實現(xiàn)圖像數(shù)據(jù)的高速實時存儲。不僅具有處理速度快、設計靈活性高等特點
  • 關鍵字： LVDS  數(shù)據(jù)存儲器  FPGA  

多聲源情境下的三維定位與分離系統(tǒng)的設計實現(xiàn)

  • 　　項目背景及可行性分析 　　項目名稱、項目的主要內容及目前的進展情況 　　項目主要內容：聲音分離的研究在聲音通信、聲學目標檢測等方面都有著重要的理論和實用價值;聲源分離技術在機器聽覺、安保監(jiān)控、軍事等領域具有特別的應用。目前，嘈雜背景下，單聲源定位與增強，已有所應用;但多聲源情景下的定位與分離，由于算法和硬件復雜，還很少走向應用。本項目通過構建麥克風陣列信號采集硬件，實現(xiàn)FPGA聲音分離算法，以完成兩個或兩個以上聲源的三維定位和分離，利用FPGA的并行性，以達到實時性的目標。項目難點在于，制作信號采
  • 關鍵字： FPGA  NE5532  AD73360  

基于FPGA的混沌加密虹膜識別系統(tǒng)設計(二)

  • 　　7.1.3 虹膜外邊緣的確定 　　(1) 虹膜外邊緣的特征分析 　　由圖1中所示的虹膜圖像可以看出，虹膜外邊緣的主要特點是：較相對與虹膜內邊緣而言，邊緣處灰度變化不是特別明顯，有一小段漸變的區(qū)域。也就是說，虹膜內部灰度趨近于一致這個事實，在參考文獻[8]中，介紹的環(huán)量積分算子應該式是一種有效的方法。 　　即： 　　 ? 　　(7-10) 　　(2) 采用環(huán)量積分算子實現(xiàn)虹膜外邊緣的檢測 　　如上分析，虹膜環(huán)量積分算子是檢測虹膜外邊緣的一種有效手段，為了克服虹膜紋理對環(huán)量線
  • 關鍵字： FPGA  虹膜識別  CMOS  

基于FPGA的混沌加密虹膜識別系統(tǒng)設計(一)

  • 　　項目信息 　　1.項目名稱：基于FPGA的混沌加密虹膜識別系統(tǒng)設計 　　2.應用領域：工業(yè)控制、科研、醫(yī)療、安檢 　　3.設計摘要： 　　基于虹膜的生物識別技術是一種最新的識別技術，通過一定的虹膜識別算法，可以達到十分優(yōu)異的準確性。隨著虹膜識別技術的發(fā)展，它的應用領域越來越寬，不僅在高度機密場所應用，并逐步推廣到機場、銀行、金融、公安、出入境口岸、安全、網絡、電子商務等場合。在研究了虹膜識別算法，即預處理、特征提取和匹配的基礎上，我們設計了一種可便攜使用的基于FPGA的嵌入式虹膜識別系統(tǒng)。本系
  • 關鍵字： FPGA  虹膜識別  CMOS  

基于SoC FPGA進行工業(yè)設計及電機控制

  • 　　引言 　　在工業(yè)系統(tǒng)中選擇器件需要考慮多個因素，其中包括：性能、工程變更的成本、上市時間、人員的技能、重用現(xiàn)有IP/程序庫的可能性、現(xiàn)場升級的成本，以及低功耗和低成本。 　　工業(yè)市場的近期發(fā)展推動了對具有高集成度、高性能、低功耗FPGA器件的需求。設計人員更喜歡網絡通信而不是點對點通信，這意味著可能需要額外的控制器用于通信，進而間接增加了BOM成本、電路板尺寸和相關NRE(一次性工程費用)成本。 　　總體擁有成本用于分析和估計購置的壽命周期成本，它是所有與設計相關的直接和間接成本的擴展集，包括工
  • 關鍵字： FPGA  SoC  永磁同步電機  

FPGA研發(fā)之道(10)架構設計漫談(五)數(shù)字電路的靈魂-流水線

  • 　　流水線，最早為人熟知，起源于十九世紀初的福特汽車工廠，富有遠見的福特，改變了那種人圍著汽車轉、負責各個環(huán)節(jié)的生產模式，轉變成了流動的汽車組裝線和固定操作的人員。于是，工廠的一頭是不斷輸入的橡膠和鋼鐵，工廠的另一頭則是一輛輛正在下線的汽車。這種改變，不但提升了效率，更是拉開了工業(yè)時代大生產的序幕。 　　如今，這種模式常常應用于數(shù)字電路的設計之中，與現(xiàn)在流驅動的FPGA架構不謀而合。舉例來說：某設計輸入為A種數(shù)據(jù)流，而輸出則是B種數(shù)據(jù)流，其流水架構如下所示： 　　 ? 　　每個模塊只
  • 關鍵字： FPGA  架構設計  流水線  

FPGA研發(fā)之道(9)架構設計漫談(四)并行與復用

  • 　　FPGA其在眾多器件中能夠被工程師青睞的一個很重要的原因就是其強悍的處理能力。那如何能夠做到高速的數(shù)據(jù)處理，數(shù)據(jù)的并行處理則是其中一個很重要的方式。 　　數(shù)據(jù)的并行處理，從結構上非常簡單，但是設計上卻是相當復雜，對于現(xiàn)有的FPGA來說，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計算結構如下圖所示： 　　 ? 　　上圖中：前端處理單元負責將進入數(shù)據(jù)信息，分配到多個計算單元中，圖中為3個計算單元(幾個根據(jù)所需的性能計算得
  • 關鍵字： FPGA  架構設計  并行  

FPGA研發(fā)之道(8)架構設計漫談(三)時鐘和復位

  • 　　接口確定以后，F(xiàn)PGA內部如何規(guī)劃?首先需要考慮就是時鐘和復位。 　　時鐘：根據(jù)時鐘的分類，可以分為邏輯時鐘，接口時鐘，存儲器時鐘等; 　　(1)邏輯時鐘取決與邏輯的關鍵路徑，最終值是設計和優(yōu)化的結果，從經驗而不是實際出發(fā)：低端FPGA(cyclone spantan)工作頻率在40-80Mhz之間，而高端器件(stratix virtex)可達100-200Mhz之間，根據(jù)各系列的先后性能會有所提升，但不是革命性的。 　　(2)接口時鐘，異步信號的時序一般也是通過FPGA片內同步邏輯產生，一般
  • 關鍵字： FPGA  架構設計  復位  

FPGA研發(fā)之道(7)架構設計漫談(二)穩(wěn)定壓倒一切

  • 　　敏捷開發(fā)宣言中，有一條定律是“可以工作的軟件勝過面面俱到的文檔”。如何定義可可以工作的，這就是需求確定后架構設計的首要問題。而大部分看這句話的同志更喜歡后半句，用于作為不寫文檔的借口。 　　FPGA的架構設計最首先可以確定就是外接接口，就像以前說的，穩(wěn)定可靠的接口是成功的一半。接口的選擇需要考慮幾個問題。 　　1， 有無外部成熟IP。一般來說，ALTERA和XILINX都提供大量的接口IP，采用這些IP能夠提升研發(fā)進度，但不同IP在不同F(xiàn)PGA上需要不同license，這個
  • 關鍵字： FPGA  ALTERA  XILINX  

FPGA研發(fā)之道(6)架構設計漫談(一)流驅動和調用式

  • 　　勿用諱言，現(xiàn)在國內FPGA開發(fā)還處于小作坊的開發(fā)階段，一般都是三、四個人，七八臺機器.小作坊如何也能做出大成果。這是每個FPGA工程師都要面臨的問題。架構設計是面臨的第一關。經常有這樣的項目，需求分析，架構設計匆匆忙忙，號稱一兩個月開發(fā)完畢，實際上維護項目就花了一年半時間。主要包括幾個問題，一，性能不滿足需求。二，設計頻繁變更。三，系統(tǒng)不穩(wěn)定，調試問題不收斂。 　　磨刀不誤砍柴工，F(xiàn)PGA設計的需求分析是整個設計第一步。如何將系統(tǒng)的功能需求，轉換成FPGA的設計需求，是FPGA架構設計的首要問題。首
  • 關鍵字： FPGA  架構設計  SOPC  

基于DDS的頻譜分析儀設計

  • 　　1 引言 　　直接數(shù)字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于集成等優(yōu)點。在此，設計了基于DDS的頻譜分析儀，該頻譜分析儀依據(jù)外差原理，被測信號與本征頻率混頻，實現(xiàn)信號的頻譜分析。 　　2 系統(tǒng)設計 　　圖1給出系統(tǒng)設計框圖，主要由本機振蕩電路、混頻電路、放大檢波電路、頻譜輸出顯示電路等組成。通過單片機和現(xiàn)場可編程門陣列(FPGA)共同控制AD985l，以產生正弦掃頻輸出信號，然后經濾波、程控放大得到穩(wěn)定輸出，與經放大處理的被測信號混頻，再經放
  • 關鍵字： DDS  FPGA  AD985l  
共6407條 142/428 |‹ « 140 141 142 143 144 145 146 147 148 149 » ›|

現(xiàn)場可編程門陣列（fpga）介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列（fpga）!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列（fpga）的理解，并與今后在此搜索現(xiàn)場可編程門陣列（fpga）的朋友們分享。    創(chuàng)建詞條
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473