fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

FPGA：65nm器件上量低功耗市場(chǎng)興起

　　隨著65nm工藝的應(yīng)用以及更多低功耗技術(shù)的采用，F(xiàn)PGA擁有了更低的成本、更高的性能以及突破性的低耗電量，具備進(jìn)入更廣泛市場(chǎng)的條件。FPGA從業(yè)者表示，今年FPGA快速增長(zhǎng)，而預(yù)計(jì)明年仍將是一個(gè)增長(zhǎng)年。　　比拼65nm器件加快45nm研發(fā) 　　就像兩三年前，可編程邏輯器件領(lǐng)域的兩大廠商在90nm器件上進(jìn)行大比拼一樣，2007年，這兩家企業(yè)Xilinx和Altera又在新一代技術(shù)節(jié)點(diǎn)65nm器件上開始了競(jìng)賽。一方面Xilinx宣稱他們比競(jìng)爭(zhēng)對(duì)手領(lǐng)先推出了65nm器件，另一方面Altera則在宣布推
關(guān)鍵字： Altera FPGA 65nm

流水線技術(shù)在基于FPGA的DSP運(yùn)算中的應(yīng)用研究

流水線技術(shù)是FPGA設(shè)計(jì)速度優(yōu)化的有效方法之一。通過(guò)不同流水線級(jí)數(shù)和不同位寬的加法器和乘法器綜合數(shù)據(jù)的對(duì)比，說(shuō)明在用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理硬件化運(yùn)算中流水線技術(shù)的有效性和選擇方法。對(duì)流水線應(yīng)用中設(shè)計(jì)方法的選擇、流水線首次延時(shí)和寄存器觸發(fā)時(shí)間、嵌入式存儲(chǔ)器塊的使用、控制流水線和數(shù)據(jù)流水線的劃分等需要注意的關(guān)鍵問(wèn)題進(jìn)行了簡(jiǎn)要分析。
關(guān)鍵字： FPGA DSP 流水線技術(shù) 運(yùn)算

基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用

對(duì)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列(FPGA)電路,提出現(xiàn)場(chǎng)可編程門陣列(FPGA) 是近年來(lái)迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐?ASIC),在數(shù)字系統(tǒng)設(shè)計(jì)和控制電路
關(guān)鍵字： FPGA EDA 計(jì)算機(jī)應(yīng)用

Altera在中國(guó)成立第66家聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心

　　Altera公司今天宣布，在北京大學(xué)軟件與微電子學(xué)院無(wú)錫產(chǎn)學(xué)院成立新的聯(lián)合實(shí)驗(yàn)室 (EDA/SOPC)。這是Altera與中國(guó)大學(xué)一起建立的第66家聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心。作為Altera全球大學(xué)計(jì)劃的一部分，該聯(lián)合實(shí)驗(yàn)室配備了最新的Altera? Quartus? II設(shè)計(jì)軟件和40套Altera DE2-70開發(fā)套件，以幫助教師指導(dǎo)學(xué)生進(jìn)行實(shí)踐練習(xí)。　　學(xué)院將利用聯(lián)合實(shí)驗(yàn)室完成相關(guān)課程的培訓(xùn)，包括數(shù)字邏輯電路、HDL語(yǔ)言、計(jì)算機(jī)原理、電視原理以及Altera FPGA開發(fā)環(huán)境下的
關(guān)鍵字： Altera Quartus 數(shù)字邏輯電路 HDL語(yǔ)言 FPGA

基于FPGA的多路模擬信號(hào)源設(shè)計(jì)

提出了一種基于FPGA的多路模擬量信號(hào)源設(shè)計(jì)方法。該系統(tǒng)以Altera公司的Cyclone系列EP2C8為核心。它包括多路數(shù)模轉(zhuǎn)換單元、電源隔離、穩(wěn)壓?jiǎn)卧斑\(yùn)算放大單元等，實(shí)現(xiàn)了電源獨(dú)立的不同頻率、不同波形的多路模擬量信號(hào)源。主要模塊采用VHDL實(shí)現(xiàn)，通過(guò)合理利用路選通信號(hào)對(duì)各路模擬量信號(hào)進(jìn)行鎖存，實(shí)現(xiàn)了各路數(shù)據(jù)的正確分路，各路模擬量波形輸出，并通過(guò)USB接口上傳數(shù)據(jù)并實(shí)時(shí)顯示，經(jīng)多次測(cè)試表明，該系統(tǒng)穩(wěn)定可靠，每路輸出電壓紋波小于30 mV。
關(guān)鍵字： FPGA 多路模擬信號(hào)源

一種基于FPGA和SC16C554實(shí)現(xiàn)多串口通信的方法

文章提出了一種基于FPGA和通用異步通信芯片SC16C554的多串口數(shù)據(jù)通信的方法，分析了硬件電路設(shè)計(jì)和軟件實(shí)現(xiàn)的關(guān)鍵點(diǎn)。測(cè)試結(jié)果表明該方法能大大減小接收數(shù)據(jù)的響應(yīng)時(shí)間，提高多串口數(shù)據(jù)通信的可靠性。
關(guān)鍵字：通信方法串口實(shí)現(xiàn) FPGA SC16C554 基于收發(fā)器

一種靈活的包含嵌入式存儲(chǔ)器的FPGA結(jié)構(gòu)

一種靈活的包含嵌入式存儲(chǔ)器的FPGA結(jié)構(gòu),1.引言
傳統(tǒng)上 FPGA只能實(shí)現(xiàn)相對(duì)較小的邏輯電路，隨著工藝技術(shù)的提高， FPGA的容量和性能也不斷提高，如今 FPGA已經(jīng)被用于實(shí)現(xiàn)大的邏輯電路甚至整個(gè)系統(tǒng)。這些大的系統(tǒng)相對(duì)于傳統(tǒng)上一直作為 FPGA市場(chǎng)目標(biāo)的小邏輯分
關(guān)鍵字： FPGA 結(jié)構(gòu) 存儲(chǔ)器嵌入式包含靈活

FPGA控制的智能化節(jié)能設(shè)備

1 前言
據(jù)了解，我國(guó)照明用電約占社會(huì)總用電量的 12％，而城市公共照明則在我國(guó)照明耗電中約占 30％，每年達(dá)到 439億度左右。以平均電價(jià) 0．65元／度計(jì)算，每年開支高達(dá) 285億元[1]。調(diào)查顯示：城市道路的人流量和車
關(guān)鍵字： FPGA 智能化節(jié)能設(shè)備

FPGA配合預(yù)失真技術(shù)的解調(diào)誤碼測(cè)試儀

1 引言
工程實(shí)踐中，我們往往需要對(duì)所設(shè)計(jì)的硬件電路進(jìn)行設(shè)計(jì)檢驗(yàn)以保證其正常運(yùn)作，從而才能進(jìn)一步支持基于該硬件的復(fù)雜程序的正確調(diào)試。這樣，特定的相應(yīng)測(cè)試系統(tǒng)設(shè)計(jì)就顯得尤為重要，不僅可以保證硬件的健康度，
關(guān)鍵字： FPGA 預(yù)失真解調(diào) 誤碼測(cè)試儀

基于FPGA和DSP的衛(wèi)星導(dǎo)航接收機(jī)測(cè)試平臺(tái)

引言
衛(wèi)星導(dǎo)航接收機(jī)是衛(wèi)星導(dǎo)航系統(tǒng)的用戶終端，用以給用戶提供精確的經(jīng)度、緯度、高度和速度等信息?，F(xiàn)在，衛(wèi)星導(dǎo)航接收機(jī)已經(jīng)應(yīng)用于航空，交通管理，石油等各個(gè)領(lǐng)域，針對(duì)衛(wèi)星導(dǎo)航接收機(jī)的研究也越發(fā)深入。
本
關(guān)鍵字： FPGA DSP 衛(wèi)星導(dǎo)航接收機(jī)

FPGA與CF卡的接口設(shè)計(jì)

1 前言
CF卡是目前應(yīng)用最為廣泛的存儲(chǔ)卡，由于它不帶驅(qū)動(dòng)器，也沒(méi)有其它的移動(dòng)部件，因此，極少出現(xiàn)機(jī)械故障，使存儲(chǔ)的圖像數(shù)據(jù)更加安全。CF卡的使用壽命也非常長(zhǎng)，即使用上 100多年也可以保證數(shù)據(jù)完好無(wú)損。而且
關(guān)鍵字： FPGA 接口設(shè)計(jì)

基于Actel FPGA的I2C IP的應(yīng)用

　　I2C(Inter Integrated Circuit)雙向二線制串行總線，是由飛利浦公司制定的。I2C總線是一個(gè)多主機(jī)的總線，使用串行數(shù)據(jù)線(SDA)和串行時(shí)鐘線(SCL)在總線上傳遞信息。每個(gè)器件都有一個(gè)唯一的識(shí)別地址，而且都可以作為一個(gè)發(fā)送器或接收器。當(dāng)連接在I2C總線上的多個(gè)主機(jī)器件同時(shí)傳輸數(shù)據(jù)時(shí)，通過(guò)仲裁來(lái)避免沖突。SDA和SCL都是雙向線路，通過(guò)一個(gè)電流源或上拉電阻連接到電源。器件輸出級(jí)必須是漏極開路或集電極開路，當(dāng)總線空閑時(shí)，兩條線路處于高電平，執(zhí)行線與的功能。　　Actel公司免
關(guān)鍵字： Actel FPGA SDA 200908

基于FPGA的高速大容量FLASH存儲(chǔ)

基于FPGA的高速大容量FLASH存儲(chǔ),1、引言
數(shù)字電路應(yīng)用越來(lái)越廣泛，傳統(tǒng)通用的數(shù)字集成芯片已經(jīng)難以滿足系統(tǒng)的功能要求，隨著系統(tǒng)復(fù)雜程度的提高，所需通用集成電路的數(shù)量呈爆炸性增值，使得電路的體積膨大，可靠性難以保證 [1]。因而出現(xiàn)了現(xiàn)場(chǎng)可編
關(guān)鍵字： FLASH 存儲(chǔ) 大容量高速 FPGA 基于

基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)

基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng),VGA(視頻圖形陣列Video Graphics Array)是IBM在1987年隨PS／2機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點(diǎn)，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。
目前 VGA技術(shù)的應(yīng)用還主要基于 VGA顯示
關(guān)鍵字：顯示系統(tǒng) VGA 嵌入式 FPGA/CPLD 基于 FPGA

一種基于FPGA的誤碼性能測(cè)試方案

在數(shù)字通信系統(tǒng)的性能測(cè)試中，通常使用誤碼分析儀對(duì)其誤碼性能進(jìn)行測(cè)量。它雖然具有簡(jiǎn)單易用、測(cè)試內(nèi)容豐富、誤碼測(cè)試結(jié)果直觀、準(zhǔn)確等優(yōu)點(diǎn)，但是，價(jià)格昂貴、不易與某些系統(tǒng)接口適配，通常需要另加外部輔助長(zhǎng)線驅(qū)動(dòng)
關(guān)鍵字： FPGA 誤碼方案性能測(cè)試