Altera公司今天宣布推出Quartus II軟件9.1

　　Altera公司今天宣布推出Quartus® II軟件9.1——在CPLD、FPGA和HardCopy® ASIC設(shè)計(jì)方面，業(yè)界性能和效能最好的軟件。與以前的軟件版本相比，Quartus II軟件9.1新特性和增強(qiáng)功能將編譯時(shí)間縮短了20%，編譯時(shí)間比競爭高密度40-nm和65-nm設(shè)計(jì)仍然快2到3倍。軟件新特性是快速重新編譯，對(duì)于較小的設(shè)計(jì)改動(dòng)，這一特性大大縮短了編譯時(shí)間，而且還支持Altera最新發(fā)布的Cyclone®IV FPGA。

　　Quartus II軟件9.1建立在Altera設(shè)計(jì)軟件一直保持的效能優(yōu)勢基礎(chǔ)上。對(duì)于高端FPGA，軟件實(shí)現(xiàn)了業(yè)界最快的編譯時(shí)間，過去5年中，編譯時(shí)間平均每年縮短20%。最新版軟件編譯時(shí)間上的優(yōu)勢來自于更高效的布局布線算法，更好的多處理器支持以及更快的時(shí)序驅(qū)動(dòng)綜合等。

　　快速重新編譯實(shí)現(xiàn)了更快的設(shè)計(jì)迭代

　　快速重新編譯新特性使Quartus II軟件能夠進(jìn)一步縮短設(shè)計(jì)編譯時(shí)間。運(yùn)行全編譯之后，進(jìn)行小的工程變更(ECO)設(shè)計(jì)修改時(shí)，快速重新編譯特性大大提高了設(shè)計(jì)人員的效能，與再次運(yùn)行設(shè)計(jì)全編譯相比，編譯時(shí)間平均縮短了50%。在時(shí)序逼近過程中，快速重新編譯保留上次設(shè)計(jì)改動(dòng)期間的關(guān)鍵時(shí)序，明顯提高了設(shè)計(jì)人員的效率。

　　擴(kuò)展了對(duì)新Cyclone IV FPGA的器件支持

　　Quartus II設(shè)計(jì)軟件9.1支持三種最小的Cyclone IV GX器件，Quartus II設(shè)計(jì)軟件9.1 SP1將支持其他的Cyclone IV器件。如果需要了解今天進(jìn)行的Cyclone IV系列新聞發(fā)布，請(qǐng)?jiān)L問www.altera.com.cn/corporate/news_room/releases/2009/products/nr-cyclone-iv.html。這一版本的Quartus II軟件還支持Stratix® IV E EP4SE820 FPGA——業(yè)界密度最高的820K邏輯單元(LE) FPGA。為Altera最新FPGA系列提供支持使客戶能夠馬上迅速開始最新的Cyclone和Stratix FPGA設(shè)計(jì)。

　　Quartus II軟件9.1的其他特性包括：

• 漸進(jìn)式編譯非矩形分區(qū)——非矩形區(qū)域使用戶能夠建立更緊湊、更高效的平面布局，更容易實(shí)現(xiàn)高質(zhì)量標(biāo)準(zhǔn)。這一新特性為用戶提供了更簡單方便的介面，在設(shè)計(jì)劃分過程中進(jìn)行精確控制。
• 增強(qiáng)SSN分析器工具——這一工具增加了對(duì)Arria® II GX FPGA和Stratix IV GX FPGA的支持，在引腳分配期間，及時(shí)反饋可能出現(xiàn)的同時(shí)開關(guān)噪聲(SSN)違規(guī)問題。
• 新的擴(kuò)展IP基本包——三個(gè)新存儲(chǔ)器控制器支持RLDRAM II、QDRII / II+和DDR1/2/3，該基本包增加到14個(gè)知識(shí)產(chǎn)權(quán)(IP)內(nèi)核。
• 初步支持VHDL 2008——Quartus II軟件提供更靈活的語言結(jié)構(gòu)，使用戶能夠開發(fā)可重用的代碼結(jié)構(gòu)，繼續(xù)保持了該軟件在語言支持上的領(lǐng)先優(yōu)勢。
• Nios® II處理器——現(xiàn)在提供的“/e”型Nios II軟核處理器不再需要許可費(fèi)用。這一版本還標(biāo)志著Nios II軟件開發(fā)工具開始支持Eclipse，提高了軟件開發(fā)效率。
• 擴(kuò)展OS支持——現(xiàn)在可以支持Linux SUSE 10。

　　關(guān)于Quartus II軟件9.1特性的其他信息，請(qǐng)?jiān)L問www.altera.com.cn/q2whatsnew。

　　Altera軟件、嵌入式和DSP市場資深總監(jiān)Chris Balough評(píng)論說：“面臨預(yù)算更緊張、研發(fā)資源減少以及設(shè)計(jì)周期縮短等挑戰(zhàn)，當(dāng)今的設(shè)計(jì)團(tuán)隊(duì)因此一直在尋找提高效能的好方法。Quartus II軟件越來越強(qiáng)的效能優(yōu)勢使我們的客戶能夠更迅速的將其FPGA推向市場，同時(shí)降低了工程開支。”