Intel宣布一項技術突破 內(nèi)存加工工藝可縮小到5納米

　　英特爾和芯片技術公司Numonyx本周三發(fā)布了一項新技術.這兩家公司稱,這種新技術將使非易失性存儲器突破NAND閃存的20納米的極限,使加工工藝縮小到5納米,從而更加節(jié)省成本.

　　英特爾研究員和內(nèi)存技術開發(fā)經(jīng)理Al Fazio星期三向記者解釋說,這種技術產(chǎn)生的堆疊內(nèi)存陣列有可能取代目前DRAM內(nèi)存和NAND閃存的一些工作.這種技術甚至能夠讓系統(tǒng)設計師把一些DRAM內(nèi)存和固態(tài)內(nèi)存的一些存儲屬性縮小到一個內(nèi)存類.

　　This image shows phase-change memory built atop a conventional CMOS microchip. Memory cells can be controlled using rows and columns of wires that lead through the chip.

　　(Credit: Intel)

　　簡單地說,這個技術能夠使DRAM內(nèi)存和存儲結(jié)合為一個高速的、高帶寬的架構.但是,這個飛躍還有很長的路要走.基于本周三宣布的這種技術的產(chǎn)品還要等許多年才能出現(xiàn).

　　Fazio和Numonyx公司高級技術研究員Greg Atwood解釋的這項技術突破稱作PCMS(相變內(nèi)存與開關)的相變內(nèi)存(PCM)技術的一個進步.這種技術能夠在同一個基本的硫族(元素)化物材料商創(chuàng)建薄膜內(nèi)存單元機器控制薄膜選擇器,并且在一個交叉點架構上把這些元件組合在一起.

　　這種新的相變技術也許有一天會把你的內(nèi)存和存儲融合為一個幸福的家庭.

　　這種新的薄膜選擇器名為雙向閾值開關,允許把多層的內(nèi)存/選擇器層放在一個CMOS基礎上,以創(chuàng)建高密度、高帶寬的PCM內(nèi)存.

　　這種多層堆疊是這個目標.本周三宣布的技術突破是一種可工作的64MB單層版本的這種新的內(nèi)存架構.英特爾將在今年12月在馬里蘭州巴爾迪摩舉行的國際電子設備大會上發(fā)表一篇論文,正式介紹這種內(nèi)存架構.

　　不過,這些多層的新內(nèi)存目前正在設計圖版上.正如Atwood說的那樣,第一次是難度最大的一層.