ChipDesign ISE 11 設(shè)計工具視點

　　作為一個負責FPGA 企業(yè)市場營銷團隊工作的人，我不得不說，由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計領(lǐng)域的獨創(chuàng)性，FPGA 正不斷實現(xiàn)其支持片上系統(tǒng)設(shè)計的承諾。隨著每一代新產(chǎn)品的推出，FPGA 在系統(tǒng)中具有越來來越多的功能，可作為協(xié)處理器、DSP 引擎以及通信平臺等，在某些應(yīng)用領(lǐng)域甚至還可用作完整的片上系統(tǒng)。

　　因此，在摩爾定律的作用下，F(xiàn)PGA 產(chǎn)業(yè)的門數(shù)量不斷增加，性能與專門功能逐漸加強，使得 FPGA 在電子系統(tǒng)領(lǐng)域能夠取代此前只有 ASIC 和 ASSP 才能發(fā)揮的作用。不過，說到底，F(xiàn)PGA 這種出色的硅芯片必須要有適當?shù)脑O(shè)計工具輔佐，讓設(shè)計人員充分發(fā)揮 FPGA 的作用，否則再好的產(chǎn)品也毫無意義。

　　毫無疑問，隨著 FPGA 硅芯片的更新?lián)Q代、推陳出新，F(xiàn)PGA 工具在改進綜合運行時間、編譯時間以及布局布線算法方面取得重大進步的同時，實現(xiàn)了更低的功耗和更高的性能。不過，上述進步基本沒有體現(xiàn)在嵌入式軟件方面，而且DSP 設(shè)計人員或系統(tǒng)架構(gòu)師并不熟悉 FPGA 設(shè)計工作。盡管FPGA的性能和定制要優(yōu)于MPU和ASSP，但許多設(shè)計團隊由于不熟悉 FPGA 設(shè)計，因此只好選擇 MPU 或ASSP，這種情況真的不該埋怨設(shè)計團隊，畢竟 MPU 或 ASSP 的設(shè)計工作要簡便快捷一些，而且學習新的設(shè)計技術(shù)需要時間，導致設(shè)計團隊的設(shè)計周期延長。若想幫助 FPGA 用戶獲得成功，F(xiàn)PGA 廠商必須實現(xiàn)設(shè)計工作的自動化，但又不能強行定義用戶的設(shè)計流程。因此，我們必須滿足不同設(shè)計領(lǐng)域的不同要求。

　　從另一個角度來看，如果 FPGA 廠商要想進一步推廣 FPGA，就需要在現(xiàn)有 VHDL 和Verilog(邏輯)設(shè)計人員的基礎(chǔ)上進一步滿足嵌入式軟件以及 DSP 等其它設(shè)計領(lǐng)域的需求和設(shè)計方法要求。這些設(shè)計人員有自己的具體要求，需要不同的設(shè)計方法和語言。我們應(yīng)構(gòu)建一個適當?shù)钠脚_，使 FPGA 廠商及其第三方生態(tài)合作伙伴能夠在此基礎(chǔ)上滿足具體應(yīng)用及市場的需求。

　　今年 2月，隨著最新Virtex-6 與 Spartan-6 FPGA 系列產(chǎn)品的推出，賽靈思開始向客戶推薦“目標設(shè)計平臺”的理念。過去，我們一直為設(shè)計人員提供開發(fā)板、硅芯片、工具、IP 以及參考設(shè)計，不過多年來，我們清楚地認識到，我們需要一個更加有效、規(guī)范的方式來為設(shè)計人員提供一個開展設(shè)計工作的平臺?？蛻粜枰氖歉油暾⒖蓴U展性更強、產(chǎn)品化程度更高的解決方案，而“目標設(shè)計平臺”正是我們根據(jù)上述要求制定完成的。

　　目標設(shè)計平臺在充分考慮到客戶設(shè)計進程和成功需求的基礎(chǔ)上集成了五大關(guān)鍵組件：1)FPGA 器件;2)IP 核;3)采用業(yè)界驗證方法的設(shè)計環(huán)境;4)強大的參考設(shè)計;5)可擴展的開發(fā)板和套件。作為上述方案的一部分，我們還優(yōu)化了工具，旨在為邏輯、嵌入式、DSP 以及系統(tǒng)級設(shè)計等特定設(shè)計領(lǐng)域提供所需的各種工具和 IP，確保提高設(shè)計團隊的工作效率。邏輯設(shè)計人員自然要確保獲得含有所有傳統(tǒng) FPGA 工具的完整 RTL 設(shè)計流程，以滿足高級平面布置、在線驗證以及漸增實施的需求。不過，F(xiàn)PGA 廠商需要從其它各領(lǐng)域設(shè)計人員的切實需求出發(fā)，以便使嵌入式與 DSP 設(shè)計人員以及系統(tǒng)架構(gòu)師能將設(shè)計工作的各方面聯(lián)系在一起，高效地使用可編程邏輯。

　　FPGA 廠商多年來一直支持嵌入式和數(shù)字處理技術(shù)的發(fā)展。隨著我們在該市場領(lǐng)域的發(fā)展，我們目睹了市場的巨大變革。尤其是過去兩年半以來，我們看到了平均有 20% 的嵌入式設(shè)計客戶正在使用一個以上的處理器。過去，客戶面臨的挑戰(zhàn)主要是如何自己獨立完成設(shè)計工作，而現(xiàn)在，我們必須為客戶提供可簡化系統(tǒng)生成的更加自動化的設(shè)計流程，充分發(fā)揮多處理器的作用。

　　嵌入式設(shè)計人員需要一種新的設(shè)計方法，讓他們能夠快速配置硬件平臺，并創(chuàng)建包括適當?shù)膸臁⒆詣由傻脑O(shè)備驅(qū)動程序及完整開發(fā)板支持套件的定制軟件設(shè)計方案。這種高效環(huán)境能加速開發(fā)進程，節(jié)約開發(fā)時間，從而避免容易出錯的手動操作。此外，設(shè)計人員還要能夠創(chuàng)建自己的定制處理平臺，將外部功能集成到 FPGA 中，從而降低系統(tǒng)成本。這可幫助他們在系統(tǒng)特性與尺寸間，以及軟/硬件特性間實現(xiàn)最佳平衡，從而實現(xiàn)最高性價比。