新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 可擴(kuò)展驗(yàn)證平臺(tái)新技術(shù)幫助彌合驗(yàn)證鴻溝

可擴(kuò)展驗(yàn)證平臺(tái)新技術(shù)幫助彌合驗(yàn)證鴻溝

——
作者: 時(shí)間:2005-09-20 來(lái)源:EDN電子設(shè)計(jì)技術(shù) 收藏

可擴(kuò)展驗(yàn)證平臺(tái)新技術(shù)幫助彌合驗(yàn)證鴻溝

本文引用地址:http://2s4d.com/article/8702.htm

正式推出其可擴(kuò)展驗(yàn)證平臺(tái),它集成了對(duì)業(yè)界最新標(biāo)準(zhǔn)的支持、新型驗(yàn)證工具以及“面向驗(yàn)證的設(shè)計(jì)”方法,最大限度縮短了需要耗費(fèi)大量時(shí)間的功能驗(yàn)證周期,避免了昂貴的集成電路重新設(shè)計(jì)??蓴U(kuò)展驗(yàn)證平臺(tái)包含了驗(yàn)證工具多項(xiàng)新的增強(qiáng)內(nèi)容,使得驗(yàn)證工作盡可能在設(shè)計(jì)的最初階段開展。可擴(kuò)展驗(yàn)證平臺(tái)以ModelSim仿真器為核心,Modelsim5.8的能力已經(jīng)得到了顯著擴(kuò)展,為復(fù)雜的專用集成電路(ASIC)和單片系統(tǒng)(SoC)設(shè)計(jì)提供高速、高效的系統(tǒng)級(jí)驗(yàn)證和糾錯(cuò)環(huán)境。
   可擴(kuò)展驗(yàn)證平臺(tái)是全面的功能驗(yàn)證工具平臺(tái)。該平臺(tái)率先向現(xiàn)有和新興的設(shè)計(jì)語(yǔ)言提供標(biāo)準(zhǔn)支持Verilog 2001、VHDL、SystemVerilog (3.1版本第一階段)、SystemC 2.0.1 ( 包含 SystemC Verification Library 1.0) 以及Property Specification Language 1.0 (PSL) 。該平臺(tái)還包含了新版 VStation硬件加速仿真系列Station PRO 以及新一代的測(cè)試基準(zhǔn)硬件實(shí)現(xiàn)技術(shù)VStation TBX,它不僅簡(jiǎn)化了測(cè)試基準(zhǔn)的創(chuàng)建,而且還能夠通過(guò)硬件輔助驗(yàn)證的應(yīng)用實(shí)現(xiàn)性能加速。此外, MathWorks公司推出的最新產(chǎn)品Link for ModelSim在業(yè)界第一個(gè)實(shí)現(xiàn)了Simulink 、MATLAB與HDL仿真器(Modelsim)直接連接,為快速創(chuàng)建及驗(yàn)證系統(tǒng)級(jí)的測(cè)試基準(zhǔn)提供了實(shí)現(xiàn)的可能。
  可擴(kuò)展驗(yàn)證平臺(tái)基于4項(xiàng)新產(chǎn)品:為業(yè)界各種標(biāo)準(zhǔn)提供最好支持的ModelSim 5.8;能夠?qū)?.6M門電路至120M門電路的設(shè)計(jì)開展驗(yàn)證的VStationPRO。提供從軟件仿真到硬件加速所需要的可擴(kuò)展testbench創(chuàng)建方法的VStationTBX;能夠?qū)⒃柔槍?duì)MATLAB和 Simulink編寫的大量IP與HDL驗(yàn)證環(huán)境連接起來(lái)的Link for ModelSim。
   的可擴(kuò)展驗(yàn)證技術(shù)主要特點(diǎn)是:在所有工具之間實(shí)現(xiàn)可擴(kuò)展。該平臺(tái)包含的系列產(chǎn)品可以實(shí)現(xiàn)從HDL仿真到在線(In-Circuit)驗(yàn)證的全面驗(yàn)證解決方案,它由多個(gè)“業(yè)界最佳”技術(shù)組成:ModelSim 仿真環(huán)境、Seamless硬件/軟件協(xié)同驗(yàn)證平臺(tái)、ADVanceMS模擬/混合信號(hào)驗(yàn)證平臺(tái)、FormalPro等效性檢查以及VStation 和 Celaro硬件仿真平臺(tái)等;在各提取層次之間實(shí)現(xiàn)可擴(kuò)展性。通過(guò)采用高抽象級(jí)別的模型和事務(wù)處理程序,在設(shè)計(jì)流程的最初階段就開始進(jìn)行驗(yàn)證。C、C++、SystemC、SystemVerilog、MATLAB或Simulink等多種語(yǔ)言實(shí)現(xiàn)的高抽象級(jí)別原型為結(jié)構(gòu)設(shè)計(jì)階段就開展驗(yàn)證提供了可能,這些高抽象級(jí)別原型還可在整個(gè)設(shè)計(jì)流程中作為測(cè)試基準(zhǔn)加以重復(fù)使用。這樣就能夠及早發(fā)現(xiàn)根本性設(shè)計(jì)錯(cuò)誤,并及早實(shí)現(xiàn)低成本糾錯(cuò);基于斷言的驗(yàn)證。能夠幫助設(shè)計(jì)人員迅速準(zhǔn)確地定位錯(cuò)誤所在。斷言允許設(shè)計(jì)人員將語(yǔ)句嵌入設(shè)計(jì)之中,設(shè)計(jì)人員根據(jù)對(duì)某段設(shè)計(jì)的意向行為做出的假設(shè)進(jìn)行說(shuō)明。斷言能夠在錯(cuò)誤發(fā)生時(shí)將其及時(shí)捕獲,迅速明確發(fā)生錯(cuò)誤的設(shè)計(jì)段落,從而大大簡(jiǎn)化了糾錯(cuò)工作。斷言也可以捕獲意料之外的錯(cuò)誤,并非測(cè)試目標(biāo)的代碼在測(cè)試時(shí)產(chǎn)生不希望的動(dòng)作。ModelSim環(huán)境包括的新型斷言引擎能夠最大限度利用PSL和SystemVerilog斷言的功能。



關(guān)鍵詞: Mentor Graphics公司

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉