一種保證電源電壓時序的電路(07-100)

　　當(dāng)今數(shù)字IC通常都要求復(fù)雜的電壓時序。本文所示的時序電路僅需在電源中增加兩個元件(光耦合器，電阻器)就能保證合適的電壓時序。

　　假設(shè)DC-DC變換器的ON/OFF引腳為低態(tài)表示接通，懸空表示關(guān)閉(見圖1)。在此實(shí)例中5V需要在3.3V之前接通。5V變換器的ON/OFF引腳接低電平。當(dāng)光耦合器(圖1中的U2)關(guān)斷時3.3V變換器的ON/OFF引腳保持懸空狀態(tài)。

　　當(dāng)加電時，5V變換器接通，隨著5V上升，光電耦合器最終將導(dǎo)通，接通3.3V變換器(對于非隔離應(yīng)用可用一個晶體管替代光耦合器)。

　　很多采用多電壓的邏輯IC限制所允許的5V和3.3V之間電壓差達(dá)2.5V左右，采用圖1所示電路，若在3.3V啟動前，5V DC-DC變換器達(dá)到5V，則可以超過所允許的5V和3.3V之間電壓差限值。假定DC-DC變換器輸出變化是由變換器的調(diào)整引腳調(diào)諧。很多變換器標(biāo)出調(diào)整指標(biāo)為±5%，但往往由調(diào)整引腳獲得的輸出可能低些。

　　在Q1基極發(fā)射極、D1、D2和D3導(dǎo)通時限制電壓。Q1導(dǎo)通，使Q2導(dǎo)通，導(dǎo)致調(diào)整引腳向下調(diào)諧。因此，5V輸出在3.3V輸出之上從2V到2.5V調(diào)整。實(shí)際的調(diào)整電壓將依賴于結(jié)導(dǎo)通。根據(jù)所選變換器確定R2值。

　　肖特基二極管D4用于防止5V輸出比3.3V輸出低0.7V以上。

　　假若沒有電壓差要求，但3.3V不應(yīng)接通直到5V輸出達(dá)到其輸出值的10%~15%時為止，則增加二極管或一個齊納管與R3串聯(lián)即可。（魯）