半導(dǎo)體封裝的連續(xù)性測(cè)試

　　隨著半導(dǎo)體封裝越來越復(fù)雜，常用的連續(xù)性測(cè)試不再適合開路及引腳間短路的檢測(cè)了，因?yàn)榇蟛糠譁y(cè)試方法是針對(duì)沿著封裝周邊器件的引腳來設(shè)計(jì)的。然而，現(xiàn)今的微表面貼裝器件(SMD)和球柵陣列(BGA)封裝的引腳是按陣列方式排列的，這種排列需要使用新的測(cè)試方法。

　　在典型的測(cè)試中，測(cè)試設(shè)備對(duì)所有引腳并聯(lián)，施加小量電流(通常幾毫安)，并測(cè)量每個(gè)引腳的二極管導(dǎo)通電壓，以此驗(yàn)證測(cè)試儀與內(nèi)部芯片之間的連續(xù)性。為每個(gè)引腳的預(yù)期二極管壓降設(shè)定適當(dāng)限值，一次并聯(lián)的連續(xù)性測(cè)試就能夠從開路的I/O篩選元件。這種并聯(lián)連續(xù)測(cè)試同樣能夠檢測(cè)短路的I/O引腳，但條件是短路引起的引腳輸出電壓與典型二極管壓降有差別，例如，接地或處在高電壓狀態(tài)。但是，在遇到短路產(chǎn)生的電壓差不夠大時(shí)，并聯(lián)測(cè)試則是無效的。

　　為了篩選這種短路，可以采用其他參數(shù)測(cè)試或功能測(cè)試，然而采用這種間接方法時(shí)，存在一定的風(fēng)險(xiǎn)。在器件定型和生產(chǎn)的測(cè)試步驟已確定的情況下，將會(huì)失去間接篩選某些短路引腳的能力。另外，當(dāng)相鄰的I/O引腳功能沒有呈現(xiàn)很大差異時(shí)，間接連續(xù)性測(cè)試不能檢測(cè)出短路，例如兩個(gè)輸出通道供電分開但穩(wěn)壓源相似時(shí)。


圖1　　a)　柵格配置產(chǎn)生引腳—引腳短路的多種可能性。
　　　 b) 紅色引腳可能與8個(gè)粉紅色引腳短路。
　　　 c)　黑色引腳接在，對(duì)白色I(xiàn)/O引腳測(cè)試連續(xù)性，測(cè)試設(shè)置可檢測(cè)I/O引腳的水平和對(duì)角線短路。
             d)改變黑色和白色引腳設(shè)置可檢測(cè)垂直短路。

　　顯然，需要使用不同的測(cè)試方法，以保證全部被測(cè)元件的引腳之間沒有短路的可能性。解決方案要考慮到陣列的復(fù)雜性以及二維的I/O配置不會(huì)明顯增加測(cè)試時(shí)間和成本。現(xiàn)今封裝類型的陣列配置極大地增加了兩個(gè)或更多引腳相互短路的可能性，因?yàn)樵诜庋b中部的引腳可能與它周圍的任何引腳發(fā)生短路。然而，對(duì)兩個(gè)相鄰I/O引腳的每種組合都作連續(xù)性短路測(cè)試，在生產(chǎn)中是不現(xiàn)實(shí)的，特別是在I/O數(shù)目增加的情況下。

　　黑和白的連續(xù)性測(cè)試法

一種被作者稱為“黑和白”連續(xù)性測(cè)試法，這種技術(shù)是在使用自動(dòng)測(cè)試設(shè)備(ATE)檢測(cè)引腳短路和開路與不犧牲測(cè)試效率之間作出折衷。黑和白連續(xù)性測(cè)試，試圖采用最小的測(cè)試條件集，來檢測(cè)封裝上兩個(gè)或更多引腳之間的全部潛在短路。

　　在常用引腳至引腳的連續(xù)性測(cè)試中，測(cè)試迭代與I/O計(jì)數(shù)有關(guān)。對(duì)于一個(gè)m x n的I/O陣列來說(其中m是行數(shù)，n是列數(shù))，檢測(cè)全部潛在的短路需要(m x n)－1次迭代。對(duì)于典型的ATE，當(dāng)I/O計(jì)數(shù)超過100的單獨(dú)連續(xù)性測(cè)試時(shí)間可能超過1秒。但是，黑和白連續(xù)性的測(cè)試時(shí)間只要幾十毫秒，而且與I/O引腳數(shù)無關(guān)。并且只有在測(cè)試不能切換至接地的引腳時(shí)，這種測(cè)試方法才要增加時(shí)間。

　　對(duì)于圖1a所示的配置，兩個(gè)相鄰引腳的短路可出現(xiàn)多種不同的情況。每個(gè)完全被包圍的引腳至少有八種可能的短路發(fā)生(見圖1b中紅色引腳)。一種很費(fèi)時(shí)間但保證ATE可測(cè)試每種可能短路的方法是，強(qiáng)迫全部粉紅色引腳I/O連接到低電位。出現(xiàn)短路時(shí)，測(cè)試儀將測(cè)得紅色引腳是低電壓而不是二極管導(dǎo)通電壓。這種過程需要對(duì)其余I/O引腳反復(fù)進(jìn)行，直至覆蓋全部可能性為止，顯然對(duì)具有大數(shù)量的引腳器件來說，這種方法并不可取。


圖2　 a)　在16個(gè)I/O引腳配置中有多個(gè)電源(紅色)和接地I/O引腳。
　　　b)器件的接地I/O引腳設(shè)置為地電位，對(duì)所有白色(非相鄰)和黃色(相鄰)引腳測(cè)試連續(xù)性。

　　黑和白連續(xù)性測(cè)試法采用測(cè)試程序板的數(shù)組作驅(qū)動(dòng)，效率要高得多。為了對(duì)每個(gè)引腳與相鄰腳做全面的開路或短路測(cè)試，黑和白測(cè)試法只要三次連續(xù)性測(cè)試迭代，并與SMD和BGA的封裝所擁有的I/O引腳數(shù)量無關(guān)。這種方法甚至可應(yīng)用到多行多列的內(nèi)嵌式封裝，例如高引腳計(jì)數(shù)的無引線框架式封裝(LLP)。

　　第一次連續(xù)性測(cè)試是全部引腳并聯(lián)的開路迭代測(cè)試。如果任何一個(gè)引腳開路，則此項(xiàng)測(cè)試失敗。第二次迭代測(cè)試(圖1c)是ATE驅(qū)動(dòng)黑色引腳接地和測(cè)試白色引腳。此項(xiàng)測(cè)試是檢查在對(duì)角線或水平的相鄰引腳之間出現(xiàn)的短路，而不檢查垂直的相鄰引腳的短路。第三次迭代(圖1d)處理最后的情況。雖然黑和白測(cè)試法試圖減小迭代至三次，但不可避免會(huì)出現(xiàn)要求更完整覆蓋迭代的情況。一種情況是由電源和接地I/O引腳所引起，另一種主要是測(cè)試硬件接入被測(cè)器件的方法所引起。

　　多路供電和接地

　　電源引腳通常用作電流源來測(cè)試，以保證測(cè)試的連續(xù)性。另一方面，接地引腳通常用作連續(xù)性測(cè)試的參考。某些設(shè)計(jì)不主張強(qiáng)迫接地引腳的電位高于其它I/O引腳，因?yàn)闀?huì)引起某些電路反向偏置并且損壞芯片。因而，測(cè)試電源引腳和接地之間的開路和短路則要求有計(jì)劃地進(jìn)行。

　　考慮圖2a的I/O配置，圖中紅色I(xiàn)/O引腳是電源和藍(lán)色I(xiàn)/O引腳是接地。測(cè)試連續(xù)性時(shí)必須首先分辨哪些I/O引腳是電源，哪些是接地，然后執(zhí)行黑和白測(cè)試步驟。首先，對(duì)全部并聯(lián)引腳作開路測(cè)試。之后，強(qiáng)制全部接地引腳為低電位。注意接地引腳與相鄰引腳(黃色)之間有任何短路將導(dǎo)致連續(xù)性測(cè)試失效(見圖2b)。


圖3　a)黑色引腳接地，對(duì)白色I(xiàn)/O引腳測(cè)試連續(xù)性。紅色和藍(lán)色引腳由于內(nèi)部芯片的互連已經(jīng)接地，如圖b)的黑色引腳所示。c)綠色引腳表示非可測(cè)短路。


圖4　a)水平接地配置可檢測(cè)垂直短路。
　　　b)器件配置的電源引腳和接地引腳分別共同連接在一起。
　　　c)綠色引腳表示在垂直方向的非可測(cè)短路。


圖5　a)邏輯“與”運(yùn)算最少可確定一個(gè)與相鄰I/O引腳的非可測(cè)短路。b)邏輯“非或”運(yùn)算確定最后一組引腳的最少一個(gè)與相鄰I/O引腳的非可測(cè)短路。


圖6　最后測(cè)試步驟是將電源和接地引腳全部接地，測(cè)試綠色I(xiàn)/O引腳的連續(xù)性。
　　
　　繼續(xù)對(duì)相隔各行施加低電位和測(cè)量其余引腳的連續(xù)性(見圖3a)。由于器件芯片的電源和接地都是分別連接在一起，有效配置表現(xiàn)為圖3b所示的形式。第二次迭代可檢測(cè)到全部白色I(xiàn)/O引腳的所有水平和對(duì)角線短路。然而，對(duì)于少數(shù)組合是無法檢測(cè)出短路的引腳。水平或?qū)蔷€的相鄰引腳的短路是不能測(cè)出來的，如圖3c的綠色引腳所示。

　　將垂直的黑色(接地)I/O引腳切換到水平引腳(見圖4a)，第三次迭代檢測(cè)垂直短路。對(duì)連續(xù)性測(cè)試，最少一個(gè)器件的接地設(shè)置為低電位。通常由于芯片的電源和接地引腳分別連接在一起，最后的引腳配置如圖4b所示。為了檢驗(yàn)非可測(cè)的引腳，垂直掃描在同一行內(nèi)被測(cè)的但不與黑色引腳相鄰的所有引腳。這些非可測(cè)引腳用明顯的綠色在圖4c中示出。

　　對(duì)全部圖3c和4c的綠色引腳作“與”運(yùn)算，能夠檢測(cè)出任何不能用短路測(cè)試的引腳。所有黑色和綠色引腳視為邏輯1，而所有白色引腳視為邏輯0。(注意如果兩個(gè)相應(yīng)引腳是黑色，則“與”運(yùn)算結(jié)果可以忽略，因?yàn)閮蓚€(gè)這樣的I/O引腳在第一次測(cè)試時(shí)即被檢測(cè)為短路。這些I/O引腳在本分析中視為冗余引腳。)

　　最后，對(duì)邏輯“與”運(yùn)算的輸出(圖5b)和并聯(lián)連續(xù)性測(cè)試的配置(圖2b)作“非或”運(yùn)算。在此，測(cè)試引腳-引腳短路的最后迭代，設(shè)置器件的電源和接地引腳為地電位，然后在非可測(cè)引腳短路下測(cè)試其余引腳的連續(xù)性(見圖6)。

　　由此可見，與檢測(cè)引腳-引腳連續(xù)性的全部15次迭代相比，作者的4次迭代連續(xù)性測(cè)試法能夠檢測(cè)相鄰兩個(gè)引腳之間的所有可能短路。讀者可從網(wǎng)頁www.tmworld.com/archives 下載黑和白連續(xù)測(cè)試法的步驟。